AUTOMATIZACION DE PROCESOS´wpage.unina.it/r.alzate/Support_files/teaching/AP2019II_L3.pdf · R. Alzate: Automatizacion de Procesos Bucaramanga, Semestre 2019-II Fundamentos de disen˜o

AUTOMATIZACION DE PROCESOS

Programa de Ingenierıa ElectronicaUniversidad Industrial de Santander - Bucaramanga

Ricardo [email protected]

Segundo semestre academico de 2019

R. Alzate: Automatizacion de Procesos Bucaramanga, Semestre 2019-II

Fundamentos de logica

52



Una variable booleana es aquella que posee una naturaleza binaria.

52




Una funcion booleana es una expresion que relaciona variables booleanas y operadores

booleanos, en terminos de productos de sumas o suma de productos.

52






Los operadores booleanos fundamentales son: OR, AND y NOT.

52






Los operadores booleanos fundamentales son: OR, AND y NOT.

A partir de los operadores fundamentales se derivan las operaciones: NAND, NOR y XOR.

52



53



53



54



Los teoremas de De Morgan, pueden enunciarse en el modo siguiente:

54




El complemento de un producto logico, es igual a la suma logica de los complementos de

cada termino de ese producto.

54






a.b.c = a + b + c

54






a.b.c = a + b + c

El complemento de una suma logica es igual al producto logico de los complementos de

cada termino de esa suma.

54






a.b.c = a + b + c

El complemento de una suma logica es igual al producto logico de los complementos de

cada termino de esa suma.

a + b + c = a.b.c

54



55



Desde un punto de vista matematico un automatismo puede definirse como un sistema que

evoluciona en el tiempo a traves de dos ecuaciones principales:

55





La primera ecuacion representa las salidas S del sistema en el instante k, como

combinacion de las variables de entrada E e internas Q, tambien en el instante k.

55







S[k] = f (E[k], Q[k])

55







S[k] = f (E[k], Q[k])

La segunda ecuacion representa la actualizacion del estado interno.

55







S[k] = f (E[k], Q[k])

La segunda ecuacion representa la actualizacion del estado interno.

Q[k + 1] = g (E[k], Q[k])

55



56



Un controlador logico programable ejecuta acciones basadas en un conjunto de funciones

logicas, que resultan de la medicion y posterior operacion de un conjunto de variables.

56





Un automatismo secuencial es aquel en el cual el calculo para el valor actual de las

variables de salida dependen de valores pasados tanto de entradas como de salidas.

56







En un automatismo combinacional los valores de salida actual dependen unicamente de los

valores de entrada actual (sistema sin memoria).

56







En un automatismo combinacional los valores de salida actual dependen unicamente de los

valores de entrada actual (sistema sin memoria).

En favor de obtener una realizacion del automata con una cantidad reducida de elementos, se

debe realizar en el procedimiento de diseno una minimizacion de las funciones logicas

correspondientes.

56


Fundamentos de diseno combinacional

57



Un automata combinacional puede definirse como: S[k] = f (E[k])

57




En el diseno de un automatismo combinacional el primer paso consiste en escribir la tabla

de verdad que describe la relacion entre entradas y salidas deseada para el sistema.

57






Si se seleccionan de la tabla de verdad las filas donde existe un 1 logico y se construye una

funcion logica a partir de ellos, dicha expresion correspondera con una suma de productos

(minterm).

57






Si se seleccionan de la tabla de verdad las filas donde existe un 1 logico y se construye una

funcion logica a partir de ellos, dicha expresion correspondera con una suma de productos

(minterm).

Si se seleccionan de la tabla de verdad las filas donde existe un 0 logico, se invierten las

variables y se construye una funcion logica a partir de ello, dicha expresion correspondera con

un producto de sumas (maxterm).

57



58



58



Para la tabla de verdad mostrada, la expresion en suma de productos corresponde con:

58



Para la tabla de verdad mostrada, la expresion en suma de productos corresponde con:

y = a.b.c + a.b.c

58



59



y = a.b.c + a.b.c

59



y = a.b.c + a.b.c

59



60



60



Note que para la tabla de verdad mostrada, la expresion logica para la funcion de salida es de

mayor longitud si se expresa en terminos de suma de productos que mediante producto de

sumas.

60



Note que para la tabla de verdad mostrada, la expresion logica para la funcion de salida es de

mayor longitud si se expresa en terminos de suma de productos que mediante producto de

sumas.

Por tanto, la expresion en producto de sumas corresponde con:

y = (a + b + c) .(

a + b + c)

60



61



y = (a + b + c) .(

a + b + c)

61



y = (a + b + c) .(

a + b + c)

61



62



Un mapa de Karnaugh es un procedimiento util para reducir expresiones logicas

combinacionales de hasta 5 variables.

62





Inicialmente se determinan los minterm a partir de la tabla de verdad.

62






Luego, se escriben como un 1 en la casilla correspondiente del mapa de Karnaugh.

62







Posteriormente se realizan agrupaciones adyacentes entre los terminos 1, en grupos de

potencias de 2.

62







Posteriormente se realizan agrupaciones adyacentes entre los terminos 1, en grupos de

potencias de 2.

Como casillas adyacentes se consideran aquellas sucesivas en las que solo una variable

cambia de valor.

62



63



63



64



Como ultimo paso, se procede con la eliminacion de variables.

64




Para ello se agrupan las variables pertenecientes a una columna, eliminando aquellas que

cambien de valor.

64




Para ello se agrupan las variables pertenecientes a una columna, eliminando aquellas que

cambien de valor.

De esta manera, las variables que permanezcan inalteradas pasaran a formar un termino de

una expresion minterm minimizada.

64



65



65



La expresion en minterm (suma de productos) para la tabla de verdad mostrada, corresponde

con:

y = a.b.c + a.b.c + a.b.c + a.b.c + a.b.c

65



66




66




66



67



67



68



68



en el grupo de cuatro terminos la variable c es la unica que se conserva invariante.

68




en el grupo de dos terminos las variables a y b permanecen sin cambios.

68




en el grupo de dos terminos las variables a y b permanecen sin cambios.

Ası entonces la expresion logica simplicada es:

y = c + a.b

68



69



69



70



70




y = d + a.b.c

70


Ejercicio 1

71


Ejercicio 1

Realice un repaso del metodo de minimizacion por mapa de Karnaugh a partir de productos

de sumas.

71


Ejercicio 1


de sumas.

Realice un repaso del tratamiento en un mapa de Karnaugh para los terminos No Importa.

71


Ejercicio 1


de sumas.

Realice un repaso del tratamiento en un mapa de Karnaugh para los terminos No Importa.

¿Que es el algoritmo de Quine-McCluskey? ¿Para que sirve y en que casos se utiliza?

71


Ejemplo 1

72


Ejemplo 1

Cuatro responsables (A, B, C y D) de una sociedad, disponen de acceso a una caja fuerte.

72


Ejemplo 1


Cada uno de ellos dispone de una llave diferente (a, b, c y d) y esta acordado que:

72


Ejemplo 1



A no puede abrir la caja fuerte a menos que uno de los responsables B o C este presente;

72


Ejemplo 1




B, C y D no pueden abrir la caja fuerte a menos que dos de los otros responsables esten

presentes.

72


Ejemplo 1




B, C y D no pueden abrir la caja fuerte a menos que dos de los otros responsables esten

presentes.

Obtenga la funcion logica minimizada de apertura de la caja fuerte.

72


Ejemplo 1

73


Ejemplo 1

73


Ejemplo 1

74


Ejemplo 1

74


Ejemplo 1


y = a.b + a.c + b.c.d = a.(b + c) + b.c.d

74


Ejercicio 2

75


Ejercicio 2

En una cadena de envasado, se dispone de dos cilindros neumaticos CN1 y CN2 para el desvıo de

las botellas defectuosas a las cintas transportadoras adecuadas para, segun el caso, su posible

reutilizacion o envıo a desecho.

75


Ejercicio 2




Los defectos que han de detectarse son: falta de llenado L, falta de taponado T, falta de precintado P y falta de

etiquetado E.

75


Ejercicio 2





etiquetado E.

La deteccion se realiza mediante una baterıa de celulas fotoelectricas, de forma tal que cuando el haz respectivo

del emisor incida sobre el receptor se colocara un uno logico, indicando falta de llenado, taponado, precintado o

etiquetado, respectivamente.

75


Ejercicio 2





etiquetado E.

La deteccion se realiza mediante una baterıa de celulas fotoelectricas, de forma tal que cuando el haz respectivodel emisor incida sobre el receptor se colocara un uno logico, indicando falta de llenado, taponado, precintado o


El cilindro neumatico CN1 debera activarse en una primera seleccion, cuando cualquiera de los defectos pueda

aparecer.

75


Ejercicio 2





etiquetado E.



El cilindro neumatico CN1 debera activarse en una primera seleccion, cuando cualquiera de los defectos puedaaparecer.

El cilindro neumatico CN2 debera activarse, cuando la botella desviada previamente por CN1 sea recuperable,

siendo reintroducida al circuito de envasado (C3).

75


Ejercicio 2





etiquetado E.



El cilindro neumatico CN1 debera activarse en una primera seleccion, cuando cualquiera de los defectos puedaaparecer.

El cilindro neumatico CN2 debera activarse, cuando la botella desviada previamente por CN1 sea recuperable,

siendo reintroducida al circuito de envasado (C3).

Obtenga las funciones logicas de activacion de los cilindros. De ser necesario, utilice captadores

(sensores) adicionales para mejorar el funcionamiento del sistema.

75


Ejercicio 2

76


Ejercicio 2

76


Ejercicio 2

77


Ejercicio 2

77


Fundamentos de diseno secuencial

78



Un automata secuencial puede definirse como:

S[k] = f (E[k], Q[k]) , Q[k + 1] = g (E[k], Q[k])

78




S[k] = f (E[k], Q[k]) , Q[k + 1] = g (E[k], Q[k])

Esta clase de sistema debe memorizar y almacenar la secuencia de entradas en forma de

estado interno.

78




S[k] = f (E[k], Q[k]) , Q[k + 1] = g (E[k], Q[k])


estado interno.

Un sistema secuencial reacciona ante secuencias de estados de entrada de una manera

determinada, con un numero finito de estados internos.

78




S[k] = f (E[k], Q[k]) , Q[k + 1] = g (E[k], Q[k])


estado interno.



El sistema secuencial posee un conjunto finito E de 2n estados de entrada, siendo n el

numero de variables de entrada.

78




S[k] = f (E[k], Q[k]) , Q[k + 1] = g (E[k], Q[k])


estado interno.



El sistema secuencial posee un conjunto finito E de 2n estados de entrada, siendo n el

numero de variables de entrada.

El sistema secuencial posee un conjunto finito Q de 2m estados internos, siendo m el

numero de variables de estado interno.

78



79



El sistema secuencial posee un conjunto finito S de 2k estados de salida, siendo k el numero

de variables de salida.

79





En un automata o maquina de Mealy, las salidas se obtienen mediante la combinacion de las

variables de entrada y las variables internas.

79







En un automata o maquina de Moore, las salidas se obtienen directamente de las variables

de estado interno, o en cualquier caso dependen unicamente de estas.

79









Los circuitos secuenciales asıncronos son aquellos en los que las variables de entrada actuan

sobre el estado interno del sistema en el mismo instante en que cambian de estado

79









Los circuitos secuenciales asıncronos son aquellos en los que las variables de entrada actuan

sobre el estado interno del sistema en el mismo instante en que cambian de estado

En un circuito secuencial sıncrono, el cambio de nivel logico de las variables de entrada

afecta su estado solamente cuando se produce un flanco de una senal de reloj.

79



80



81



El diseno de un automatismo secuencial implica la generacion de una tabla de transiciones

(o diagrama de estados).

81





La cantidad de estados (o fases) se determina a partir de las condiciones del problema,

mediante combinaciones de entradas y correspondientes activaciones de salidas.

81







Los estados se ubican en la tabla y se marcan las transiciones correspondientes, indicando el

valor de la entrada y la salida y la condicion para el estado siguiente.

81







Los estados se ubican en la tabla y se marcan las transiciones correspondientes, indicando el

valor de la entrada y la salida y la condicion para el estado siguiente.

En un diagrama de estados se ilustra la misma informacion pero de manera grafica.

81



82



82



82



83



Para implementar un automatismo secuencial es fundamental constituir unidades de

almacenamiento de memoria.

83





La forma mas simple de realizarlo es a traves de latches o cerrojos.

83






Un latch SR, o set-reset, reacciona con un valor logico 1 en su salida ante una entrada

S = 1 y hara lo opuesto para R = 1, de allı su nombre (la entrada SR = 11 no es

permitida).

83








permitida).

El flip-flop SR genera el mismo comportamiento logico que un latch SR, con la

particularidad de estar sincronizado en el tiempo a partir de un flanco de senal de reloj.

83








permitida).

El flip-flop SR genera el mismo comportamiento logico que un latch SR, con la

particularidad de estar sincronizado en el tiempo a partir de un flanco de senal de reloj.

Otros tipos de latches y flip-flops pueden definirse de manera similar, destacandose los tipo

D, J-K y Toggle o T.

83



84



84



84



85



85



85



86



86



86



87



87



87



88



88



88



89



89



89


Ejercicio 3

90


Ejercicio 3

Empleando las tablas de excitacion presentadas, determine las funciones minimizadas que

permiten constituir para cada caso (lacth SR, latch D, flip-flop SR, flip-flop D, flip-flop JK y

flip-flop T) la logica del estado siguiente.

90



91



El diseno de un automatismo secuencial puede resumirse en los siguientes pasos:

91




A partir de la descripcion del problema se construyen el diagrama de estados y la tabla de

transiciones.

91





transiciones.

El numero de variables de estado determina la cantidad de flip-flops requeridos para el

automata. El tipo de flip-flop seleccionado dependera del requerimiento especıfico del diseno

o por disponibilidad de recursos.

91





transiciones.




Teniendo definidos estados, transiciones y flip-flops, se procede determinando las funciones

de entrada y salida.

91





transiciones.




Teniendo definidos estados, transiciones y flip-flops, se procede determinando las funciones

de entrada y salida.

A partir de ello se obtiene un diagrama logico del automatismo a ser implementado.

91


Ejemplo 2

92


Ejemplo 2

Una maquna industrial realiza un proceso que consta de cuatro estados o etapas diferentes;

92


Ejemplo 2


Un operario mediante un pulsado sin rebote indica cuando la maquina debe cambiar de

estado;

92


Ejemplo 2



estado;

Ası, cuando el pulsador esta en reposo (estado logico 0), la maquina permanece en el estado

actual y cuando el pulsador es activado la maquina avanza al siguiente estado;

92


Ejemplo 2



estado;



El automatismo debe terminar en el mismo estado en que inicio.

92


Ejemplo 2



estado;



El automatismo debe terminar en el mismo estado en que inicio.

Obtenga un circuito logico para la realizacion del automatismo empleando flip-flops JK.

92


Ejemplo 2

93


Ejemplo 2

Inicialmente se realiza un diagrama de estados para el problema:

93


Ejemplo 2


93


Ejemplo 2


De lo cual se observa que existen 4 estados y por tanto dos variables de estado.

93


Ejemplo 2

94


Ejemplo 2

Denominando como A y B a cada variable de estado, es posible construir la tabla de

transiciones correspondiente:

94


Ejemplo 2



94


Ejemplo 2



94


Ejemplo 2

95


Ejemplo 2

Posteriormente se realiza el mapeo correspondiente de la tabla de transicion a la tabla de

excitacion de dos (numero de estados) flip-flop JK:

95


Ejemplo 2


excitacion de dos (numero de estados) flip-flop JK:

95


Ejemplo 2

96


Ejemplo 2

La informacion de las tablas de excitacion es empleada para obtener las funciones logicas

simplificadas para las entradas de cada flip-flop:

96


Ejemplo 2



96


Ejemplo 2

97


Ejemplo 2

Finalmente se obtiene la realizacion circuital siguiente (¿Maquina de Moore o de Mealy?):

97


Ejemplo 2


97


Ejemplo 3

98


Ejemplo 3

En una estacion de prueba se realiza la verificacion de cuatro propiedades diferentes de un

producto;

98


Ejemplo 3


producto;

El producto terminado se coloca sobre una banda transportadora, la cual lo llevara por las

cuatro estaciones diferentes de prueba, una por cada propiedad a verificar;

98


Ejemplo 3


producto;



Sin embargo, estando en un estado cualquiera un operario puede decidir mediante dos

pulsadores si continuar a la siguiente estacion (ir a la derecha D) o regresar a la estacion

previa (ir a la izquierda I);

98


Ejemplo 3


producto;



Sin embargo, estando en un estado cualquiera un operario puede decidir mediante dos

pulsadores si continuar a la siguiente estacion (ir a la derecha D) o regresar a la estacion

previa (ir a la izquierda I);

Adicionalmente, se desea instalar un sistema visual que indique con una luz roja R si la

banda se mueve a la derecha, verde V si la banda se mueve hacia la izquierda y ambas luces

si la banda se encuentra detenida.

98


Ejemplo 3

99


Ejemplo 3

Presionar D en la utima estacion indica regresar al inicio, pero con un desplazamiento a la

izquierda;

99


Ejemplo 3


izquierda;

Los pulsadores de direccion poseen un enclavamiento mecanico que impide su accionamiento

simultaneo.

99


Ejemplo 3


izquierda;

Los pulsadores de direccion poseen un enclavamiento mecanico que impide su accionamiento

simultaneo.

Obtenga un circuito logico para la realizacion del automatismo empleando flip-flops T.

99


Ejemplo 3

100


Ejemplo 3


100


Ejemplo 3


100


Ejemplo 3



100


Ejemplo 3



Asimismo, se observa que se tendran dos variables de entrada (D e I) y dos variables de salida

(R y V ).

100


Ejemplo 3

101


Ejemplo 3

Denominando como Q1 y Q2 a cada variable de estado, es posible construir la tabla de


101


Ejemplo 3



101


Ejemplo 3



101


Ejemplo 3

102


Ejemplo 3


excitacion de dos (numero de estados) flip-flop T:

102


Ejemplo 3


excitacion de dos (numero de estados) flip-flop T:

102


Ejemplo 3

103


Ejemplo 3



103


Ejemplo 3



103


Ejemplo 3

104


Ejemplo 3


104


Ejemplo 3


104


Ejercicio 4

105


Ejercicio 4

Disene un automatismo para efectuar el arranque y la parada de un motor, atendiendo a las

siguientes restricciones:

105


Ejercicio 4



El motor debe accionarse mediante la activacion de un pulsador A;

105


Ejercicio 4




El motor debe pararse mediante la activacion de un pulsador B ;

105


Ejercicio 4





La pulsacion reiterada de A o B en la situacion de marcha o paro respectivamente, no

debera variar para nada el funcionamiento del sistema;

105


Ejercicio 4





La pulsacion reiterada de A o B en la situacion de marcha o paro respectivamente, no

debera variar para nada el funcionamiento del sistema;

Se considerara que no existe posibilidad de activacion simultanea de ambos pulsadores.

105



106



Adicional a los latches y flip-flops, la realizacion circuital de un esquema logico secuencial

puede emplear elementos tales como:

106





Contadores de pulsos, tanto ascendentes como descendentes.

106






Temporizadores, configurables para activarse o desactivarse en un instante determinado.

106







Registros de desplazamiento, a la derecha o a la izquierda, realizando operaciones de

producto o division.

106







Registros de desplazamiento, a la derecha o a la izquierda, realizando operaciones de

producto o division.

Ademas de comparadores, generadores de pulsos y detectores de flanco, entre otros.

106

AUTOMATIZACION DE PROCESOS´wpage.unina.it/r.alzate/Support_files/teaching/AP2019II_L3.pdf · R. Alzate: Automatizacion de Procesos Bucaramanga, Semestre 2019-II Fundamentos de disen˜o

Documents