A.S.E. A.S.E. 23. 23.1 ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICI ELETTRONICI LEZIONE N° 23 LEZIONE N° 23 Memorie Memorie • Definizioni Definizioni • Memoria RAM Memoria RAM • Organizzazione Organizzazione • Temporizzazione Temporizzazione • Cella base Cella base • Tipi di indirizzamento Tipi di indirizzamento
21
Embed
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Memorie DefinizioniDefinizioni Memoria RAMMemoria RAM OrganizzazioneOrganizzazione TemporizzazioneTemporizzazione.
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
A.S.E.A.S.E. 23.23.11
ARCHITETTURA DEI SISTEMI ARCHITETTURA DEI SISTEMI ELETTRONICIELETTRONICI
LEZIONE N° 23LEZIONE N° 23
MemorieMemorie• Definizioni Definizioni • Memoria RAMMemoria RAM• OrganizzazioneOrganizzazione• TemporizzazioneTemporizzazione• Cella baseCella base• Tipi di indirizzamentoTipi di indirizzamento
A.S.E.A.S.E. 23.23.22
RichiamiRichiami
• Flip – Flop R – SFlip – Flop R – S• Flip – FLop D edge triggeredFlip – FLop D edge triggered• DecodificatoriDecodificatori• Tecniche di sintesi di reti sequenzialiTecniche di sintesi di reti sequenziali
A.S.E.A.S.E. 23.23.33
Definizioni Definizioni MEMORIEMEMORIE
• Memoria = elemento in grado di Memoria = elemento in grado di conservare un’informazioneconservare un’informazione
• Memorie Volatili = in grado di Memorie Volatili = in grado di conservare l’informazione solo se conservare l’informazione solo se alimentatealimentate
• Memorie Non Volatili = non perdono Memorie Non Volatili = non perdono l’informazione anche se non alimentatel’informazione anche se non alimentate
A.S.E.A.S.E. 23.23.44
DefinizioniDefinizioniMEMORIE NON VOLATILIMEMORIE NON VOLATILI
• ROM = Read Only MemoryROM = Read Only Memory• Programmata in fabbricaProgrammata in fabbrica
• PROM = Programmable Read Only MemoryPROM = Programmable Read Only Memory• Programmabile Programmabile una sola voltauna sola volta dall’utente dall’utente
• RAM Statica = se alimentata, conserva RAM Statica = se alimentata, conserva l’informazione per un tempo infinitol’informazione per un tempo infinito
• RAM Dinamica = anche se alimenta, RAM Dinamica = anche se alimenta, dopo un certo tempo perde dopo un certo tempo perde l’informazionel’informazione
A.S.E.A.S.E. 23.23.66
Organizzazione di una RAMOrganizzazione di una RAM
• Memoria RAM di “H” parole di “N” bitMemoria RAM di “H” parole di “N” bit– H è una potenza del 2H è una potenza del 2– N solitamente può valere 1, 4, 8N solitamente può valere 1, 4, 8
TemporizzazzioneTemporizzazzione• Ciclo di letturaCiclo di lettura
• Ciclo di scritturaCiclo di scrittura
A0:A15
CS
R/W
D0:D3
A0:A15
CS
R/W
D0:D3
A.S.E.A.S.E. 23.23.1010
Cella di Memoria RAM STATICACella di Memoria RAM STATICA
R S
Q
Write Din
Word select
Dout
A.S.E.A.S.E. 23.23.1111
Parola (Word)Parola (Word)
Write
W s
R SQ
Din-3 Dout-3
R SQ
Din-2 Dout-2
R SQ
Din-1 Dout-1
R SQ
Din-0 Dout-0
A.S.E.A.S.E. 23.23.1212
OrganizzazioneOrganizzazione
Ws-0
R SQ
R SQ
R SQ
R SQ
Write
Write
R SQ
Din-3 Dout-3
R SQ
Din-2 Dout-2
R SQ
Din-1 Dout-1
R SQ
Din-0 Dout-0
Ws-1
A.S.E.A.S.E. 23.23.1313
Tecniche di accessoTecniche di accesso
• La singola word ha La singola word ha •N ingressi = Data InN ingressi = Data In•N uscite =Data Out N uscite =Data Out •1 selettore di parola1 selettore di parola
• All’esterno sono necessariAll’esterno sono necessari•N Data I/O (bidirezionale)N Data I/O (bidirezionale)•Chip Select (CS)Chip Select (CS)•Selezione Read/ Write (R/W)Selezione Read/ Write (R/W)•K indirizziK indirizzi
A.S.E.A.S.E. 23.23.1414
Schema 1Schema 1
• Uso di Buffer THREE-STATEUso di Buffer THREE-STATE
DD
DDoutout
DDinin
RR WW
A.S.E.A.S.E. 23.23.1515
Schema 2Schema 2
• Tabella di veritàTabella di verità
CS R/W R W
0 0 1 0
0 1 0 1
1 0 0 0
1 1 0 0
CSCS
R/WR/W
WW
RR
A.S.E.A.S.E. 23.23.1616
OsservazioneOsservazione
• Gli indirizzi sono codificati in binarioGli indirizzi sono codificati in binario• È necessario un decodificatire K – 2È necessario un decodificatire K – 2KK
DEC
K.....
0
2K
A.S.E.A.S.E. 23.23.1717
Schema completoSchema completo
M M M M
M M M M
M M M M
DEC
16
0
216-1
A0:A16
1
D3 D2 D1 D0
W
R
A.S.E.A.S.E. 23.23.1818
OsservazioniOsservazioni
• Architettura non quadrataArchitettura non quadrata• Complessità del Decoder N = 2Complessità del Decoder N = 2NN
• occorrono 2occorrono 2NN AND a N AND a N ingressiingressi
– Esempio: Memoria da 1Mbit (2Esempio: Memoria da 1Mbit (22020))– Complessità del Decoder 21 milioni di Complessità del Decoder 21 milioni di
Transistori !!Transistori !!
• Si ricorre a memorie a singolo bit e a Si ricorre a memorie a singolo bit e a struttura a matricestruttura a matrice
A.S.E.A.S.E. 23.23.1919
RAMRAMRAMRAM
Organizzazione a MatriceOrganizzazione a Matrice
• Celle di memoria organizzate a quadratoCelle di memoria organizzate a quadrato
XXXX
YYYY
11
22N/N/
22
N/2N/211 22N/N/
22
N/2N/2
A.S.E.A.S.E. 23.23.2020
OsservazioniOsservazioni
• Sono presenti due decodificatoriSono presenti due decodificatori– Decodificatore di riga Decodificatore di riga – decodificatore di colonnadecodificatore di colonna
• A ciascun decodificatore arriva N/2 A ciascun decodificatore arriva N/2 indirizziindirizzi
• Complessità totale dei Decoder Complessità totale dei Decoder