Lucrarea de laborator nr
PREFA
Dispozitivele numerice (digitale) sunt componentele de baz ale
calculatoarelor electronice i ale altor sisteme i aparate destinate
procesrii informaiei. Aceste structuri numerice, pe care se bazeaz
o foarte mare parte a tehnologiilor moderne din domeniul
electronicii, asigur precizia, fiabilitatea, viteza i complexitatea
necesare prelucrrii datelor. ncepnd cu structurile logice cele mai
simple i pn la circuitele secveniale complexe sau logica programat
se utilizeaz pe scar larg diferite metode i tehnici de proiectare
(sintez) i analiz a acestora. Pentru a utiliza cu succes aceste
metode i tehnici proiectantul dispozitivelor numerice trebuie s aib
pregtirea teoretic respectiv i s dispun de deprinderile practice
necesare.
Lucrarea de fa conine materialul referitor la mijloacele i
principalele aspecte ale proiectrii digitale a diferitor structuri
numerice. n capitolul 1 este prezentat descrierea, posibilitile i
principiile de utilizare a sistemului de proiectare Logic Works.
Capitolul 2 este destinat abordrii principalelor aspecte ale
sintezei i analizei circuitelor logice combinaionale i descrierii
diferitor implementri ale acestora. Pentru studierea lor practic
sunt descrise aplicaii pentru cinci lucrri de laborator. n
capitolul 3 este efectuat prezentarea teoretic i sunt descrise
aspectele de sintez ale principalelor structuri ale circuitelor
logice secveniale. Tot n acest capitol este prezentat materialul
necesar ndeplinirii a dou lucrri de laborator.
ndeplinirea fiecrei lucrri de laborator presupune:
asamblarea schemelor circuitelor numerice indicate de ctre
profesor, sinteza crora a fost efectuat anterior de ctre student n
conformitate cu varianta sa;
efectuarea analizei circuitelor asamblate i colectarea datelor
pentru darea de seam a lucrrii. n lucrare sunt descrise dou
modaliti de ndeplinire a lucrrilor de laborator. Prima din ele
prevede simularea i analiza circuitelor cu ajutorul sistemului
Logic Works, iar a doua - asamblarea circuitelor i analiza lor cu
ajutorul standului de laborator.Pentru a fi admis la ndeplinirea
lucrrii de laborator fiecare student trebuie s ndeplineasc
urmtoarele condiii:
s aib ndeplinit tema pentru acas, care const din sinteza uneia
sau mai multor scheme ale circuitelor numerice; s rspund la
ntrebrile de control puse de ctre profesor.
Lucrarea de laborator se consider ndeplinit doar dup ce studenii
demonstreaz profesorului funcionarea corect a circuitelor
asamblate.
Pentru fiecare lucrare, fiecare student pregtete o dare de seam
pe care o susine n faa profesorului. Darea de seam include: foaia
de titlu, tema, scopul lucrrii, lucrul ndeplinit acas, schemele
tuturor circuitelor asamblate, tabelele obinute n rezultatul
ndeplinirii lucrrii respective.Descrierea standului de
laborator
Standul de laborator este destinat studierii practice a
structurii i sintezei elementelor funcionale i unitilor
calculatoarelor numerice.
Standul de laborator este realizat n baza circuitelor integrate
din familia K155 i este compus din: elemente I-NU cu dou, trei,
patru i opt intrri (respectiv circuitele K155LA3, K155LA4, K155LA1
i K155LA2); elemente I cu dou intrri (circuitul K155LI1); elemente
SAU cu dou intrri (circuitul K155LL1); elemente NU (circuitul
K155LN1); elemente SAU-NU cu dou intrri (circuitul K155LE1);
elemente 2-2I-2SAU-NU i 4-4I-2SAU-NU cu posibilitatea de extindere
prin elementul SAU ) respectiv circuitele K155LR1, K155LR4);
bistabilele JK (circuitul K155TV1); numrtorul binar-zecimal
(circuitul K155IE5); numrtorul binar-reversibil (circuitul
K155IE7); registrul de deplasare (circuitul K155IR1); sumatoare
binare de patru ranguri (circuitul K155IM3).
Intrrile i ieirile circuitelor integrate sunt scoase n partea
din fa a standului. Comunicaiile necesare ntre intrrile i ieirile
circuitelor integrate se realizeaz cu ajutorul firelor de
contact.
Standul este dotat cu un generator de impulsuri i poate funciona
i n regim pas cu pas.
1. SISTEMUL DE PROIECTARE DIGITAL LOGIC WORKS (versiunea 4)
Sistemul Logic Works este destinat proiectrii i simulrii
circuitelor digitale. Asamblarea circuitelor se efectueaz cu
ajutorul elementelor logice i circuitelor combinaionale i
secveniale care se conin n bibliotecile sistemului. Circuitul
asamblat se analizeaz cu ajutorul diagramelor de timp i a
elementelor de vizualizare a valorilor logice generate de circuit.
1.1 Interfaa
Fereastra de lucru conine circuitele proiectate. Circuitele din
Fereastra de lucru funciuneaz n acord cu informaia de timp din
Fereastra de timp.
Biblioteca conine toate elementele necesare pentru
proiectare.
Fereastra de timp n stare activ afieaz diagramele de timp ale
circuitului proiectat.
Bara de instruciuni pentru proiectare este folosit pentru
controlul cursorului i pentru modificarea statutului Ferestrei de
lucru. Funciile din aceast bar permit deschiderea, salvarea i
tiprirea documentului, folosirea cursorului pentru inserarea
elementelor i trasarea liniilor, verificarea valorilor logice,
marcarea elementelor, tergerea liniilor i elementelor .a.
Bara de instruciuni pentru simulare este folosit pentru a
controla Fereastra de timp i anume frecvena de generare a
impulsurilor. Instruciunile de simulare pot fi accesate i selectnd
meniul Simulation din Bara de meniuri.1.2 Proiectarea de baz
Amplasarea elementelor. Pentru amplasarea elementelor n
Fereastra de lucru se execut dublu clic pe numele elementului din
bibliotec. Versiunea elementului va aprea n dreptul cursorului.
Elementul se amplaseaz n locaia dorit i se execut clic. Elementul
selectat va rmne activ pentru o nou amplasare pn nu va fi
dezactivat. Selectarea altui element se execut prin efectuarea
dublului clic pe numele elementului corespunztor din bibliotec i
procedura se repet. Pentru a anula selectarea elementului se
tasteaz space bar sau butonul din dreapta al mouseului. Pentru a
schimba orientarea elementului se selecteaz instruciunea
Orientation din meniul Schematic. Se poate alege una dintre cele
opt opiuni din meniul grafic care se va deschide. Toate elementele
inserate vor avea aceeai orientare.
Trasarea liniilor. Pentru a uni elementele logice ntre ele se
apas i se menine butonul din stnga al mousului la captul pinului de
intrare sau ieire al unuia din elemente sau la nodul de conexiune
dintre firele circuitului. Cursorul se deplaseaz spre punctul
dorit, care poate fi un alt pin, alt fir sau o locaie liber. Fii
ateni deoarece acest mod de trasare poate duce la apariia unor
noduri nedorite n punctele de intersecie a liniilor !. O alt metod
de trasare a liniilor este de a folosi butoanele din bara de
instrumente pentru proiectare.
Editarea. Pentru a deplasa o linie sau un element se execut clic
pe el. Butonul din stnga al mousului se ine apsat i se deplaseaz
spre locaia dorit. Elementele selectate vor fi evideniate cu negru,
liniile cu galben. Pentru a deplasa mai multe elemente se apas i se
menine butonul din stnga al mousului pe o locaie neocupat iar apoi
se deplaseaz mousul pn cand toate elementele dorite vor fi cuprinse
n fereastra creat. Pentru a terge un element sau o linie se execut
clic pe el i se apas tasta Del. Pentru a terge un numr mai mare de
elemente toate elementele se selecteaz i se apas tasta Del.
1.3 Bara de instruciuni pentru proiectare
Funciile din aceast bar sunt folosite pentru schimbarea poziiei
elementelor i tipului de linii, executarea corectrilor necesare n
circuite, inserarea textului, schimbarea aspectului Ferestrei de
lucru i efectuarea probelor logice ale circuitului.
Bara de instruciuni pentru proiectare const din cinci pri:
Gestionarea fiierelor, Deplasarea i modificarea elementelor ,
Modificarea cursorului, Modificarea Ferestrei de lucru i Tipul
elementului.
Gestionarea fiierelor. Primele patru butoane sunt folosite
pentru gestionarea fiierelor. ncepnd cu butonul din stnga aceste
patru butoane sunt folosite pentru crearea fiierelor noi,
deschiderea documentului existent, salvarea documentului activ i
tiprirea documentului activ. Fiecare din aceste instruciuni, la fel
ca i celelalte instruciuni de gestiune pot fi gsite n meniul
File.Modificarea elementelor. Urmtoarele cinci butoane sunt
folosite pentru deplasarea i modificarea elementelor.
Cut tergerea elementelor selectate n Fereatra de lucru.
Copy copierea elementelor selectate n Cliboard,
Insert inserarea coninutului din Clipboard n Fereastra de
lucru,
Duplicate dublarea elementelor selectate,
Get Info obinerea i setarea informaiei despre elementul
selectat. n acest caz doar un singur element poate fi selectat.
Modificarea cursorului. Urmtoarele apte butoane servesc pentru
modificarea cursorului. Lupa. Prezint imaginea centrat i mrit a
locaiei selectate. Mrirea poate fi de asemenea efectuat i utiliznd
comanda Magnify din meniul View. Revenirea la dimensiunile normale
poate fi executat utiliznd comanda Reduce to Fit din meniul View
sau butoanele de dirijare a dimensiunilor Ferestrei de lucru,
examinate ulterior.
Probe. Butonul Probe are dou funcii. n primul rnd el permite de
a afla valoarea logic a pinului. Pentru aceasta cursorul se
poziioneaz pe pinul dorit i se ine apsat butonul din stnga al
mousului. n al doilea rnd se poate ataa pinului valoarea logic
dorit dac se tasteaz aceast valoare n timpul procedurii precedente.
Atenie! n acest caz putei provoca conflicte logice care pot duce la
deteriorarea circuitului.
Pointer. Aceasta este starea implicit a cursorului. Cnd nu este
activ, cursorul poate funciona n toate modurile descrise
anterior.
Zap. n unele cazuri este nevoie de a terge doar o poriune de
linie sau un element situat ntr-o regiune foarte aglomerat. Funcia
Zap permite de a face aceasta cu o mai mare flexibilitate. Pentru
aceasta se execut clic pe poriunea de linie sai pe elementul
dorit.
Text. Utiliznd funcia Text se poate aduga n schem titluri,
descrieri ale circuitelor i elementelor. La activarea butonului
cursorul va aprea n form de pix. n locaia selectat se va deschide o
caset de text, unde se poate introduce textul dorit. Pentru
redactarea textului se execut clic pe textul dorit.
Aceast funcie mai permite de a denumi un pin, semnal logic sau
element. Numele pinului va avea culoarea albastr, numele
elementului i al semnalului va avea culoarea roie. Pentru a denumi
semnalul logic e necesar de selectat linia respectiv.
Trasarea liniilor.
Draw signal. Permite trasarea liniilor de conexiune dintre
elementele circuitului. Nu este necesar de a ncepe trasarea de la
captul pinului sau nodului spre deosebire de trasarea liniilor cu
cursorul obinuit al mousului.
Draw bus. Permite trasarea magistralelor.Modificarea Ferestrei
de lucru.
Zoom Out. Mrirea imaginii n Fereastra de lucru.Zoom In.
Micorarea imaginii n Fereastra de lucru.
Fit to Window. Vizualizarea ntregului circuit proiectat n
Fereastra de lucru.
Normal Size. Revenirea la dimensiunile normale.
Tipul elementelor. PROM/RAM/PLA Wizard. Aceast funcie permite
programarea i cercetare circuitelor de memorie permanent i cu acces
aleatoriu precum i a matricelor logice programabile.
Parts Palette. Activeaz i dezactiveaz Fereastra de vizualizare a
bibliotecilor.
1.4 Bibliotecile
Pentru ndeplinirea lucrrilor de laborator se vor folosi
urmtoarele biblioteci:
Simulation Gates.clf. Aceast bibliotec conine urmtoarele pori
logice: AND (I), OR (SAU), NOT (NU), NAND (I-NU), NOR (SAU-NU), XOR
(SAU-EXSCLUSIV), XNOR (SAU-NU-EXSCLUSIV). Sunt accesibile pori
logice cu numere diferite de intrri (AND-2, AND-4). Unele pori
logice au intrri inversate (AND-4(2-Inv)). Simulation IO.clf.
Aceast bibliotec conine mai multe dispozitive de intrare-ieire care
sunt folosite pentru introducerea i vizualizarea informaiei.
Seven-Segment Displays display pe apte segmente. Sunt
disponibile mai multe variante color:
7-SegDisp-Color. Funcioneaz n felul urmtor: aplicnd 1 logic la
una dintre cele apte intrri informaionale, segmentul corespunztor
ncepe s lumineze.
7-SegDispInv-Color. La aplicarea valorii 0 logice la una dintre
cele apte intrri informaionale, segmentul corespunztor ncepe s
lumineze.
Poate fi folosit pentru vizualizarea cifrelor zecimale utiliznd
un decodificator de apte segmente din biblioteca 7400devs.clf
(74-46, 74-47, 74-48, 74-49).
LEDs (light emitting diodes) diode color luminiscente. Pentru a
conecta corect dioda este necesar de a uni cu pmntul pinul inversat
i cellalt pin cu dispozitivul care urmeaz s dirijeze dioda (1 logic
dioda lumineaz).
Comutatoarele.
SPDT pushbutton (Single-Pole Double-Throw) ntreruptor care deine
o anumit valoare i trece la alt valoare logic n momentul efecturii
contactului cu ajutorul butonului din stnga al mousului.
SPDT switch. Comutator care transmite una dintre cele dou valori
pe care le deine n dependen de legtura de la intrarea
comutatorului.
SPST switch (Single-Pole Single-Throw) Comutator cu o singur
intrare i o singur ieire care poate fi sau nchis sau deschis.
Binary Switch. Reprezint o varietate a SPDT switch ale crui
intrri sunt deja conectate la 1 i 0 logic.
Binary Probe. Conectat la orice linie a circuitului proiectat
afieaz valoarea binar n acest punct, fiind de ajutor la detectarea
erorilor sau la testarea circuitului. n afar de valorile binare 0 i
1 pot aprea i altele:
(X) Valoarea nu este cunoscut / valoare indiferent;
(Z) Ieirea nu este conectat la intrare;
(C) Condiie de conflict.
Hex Keyboard . Tastatur hexazecimal cu ajutorul creia pot fi
introduse valorile hexazecimale de la 0 la F, prezentate n form de
cod binar pe patru bii.Hex Display. Diplay hexazecimal folosit
pentru vizualizarea informaiei n form hexazecimal.
Clock (semnalul de tact sau ceasul) este folosit la cercetarea
circuitelor logice secveniale.
Simulation Logic.clf. Aceast bibliotec conine mai multe circuite
combinaionale i secveniale specializate care pot fi utilizate la
proiectarea circuitelor digitale complexe: sumatoare (Adder-4,
Adder-8, Adder-4 wo/Carry), numrtoare (Counter-4, Counter-4 Up
wo/En), decodificatoare (Decoder-4, Decoder-8), multiplexoare
(Mux-4, Mux-4 wo/En), bistabile (JK Flip Flop, D Flip Flop),
registre (Reg-4, Reg-4 inv CLR) .a.1.5 Simularea i
sincronizarea
Bara de instrumente pentru simulare reprezint interfaa cu
Simulatorul i cu Fereastra De timp. Instruciunile din aceast bar
permit controlul asupra vitezei de simulare, statutului semnalelor
din circuitul proiectat. Bara const din trei pri de baz: Statutul
Semnalului, Statutul Ferestrei Temporale i Statutul
Simulatorului.
Statutul semnalului
Show/Hide Timing. Activeaz sau dezactiveaz Fereastra de
timp.
Add Signals to Timing. Adaug semnalul selectat n Fereastra de
timp n cazul cnd opiunea Add Automatically din meniul Simulation nu
este activat.
Triggers. Deschide meniul opional de declanare al
semnalului.
Simulation Parameters. Susine aceleai funcii ca i comanda
Simulation Parameters din meniul Simulation.
Stick/unstick Signals. Fixeaz semnalul la un anumit nivel logic.
Semnalul fixat rmne la acest nivel logic indiferent de schimbrile
care au loc n circuit.
Reset Simulator. Reseteaz Simulatorul. Clear Unknowns. Elimin
toate semnalele cu valori neindetificate.
Statutul Ferestrei Temporale
Urmtoarele trei butoane controleaz scara Ferestrei
Temporale.
Zoom In. Fereastra De timp conine mai puine gradaii.
Zoom Out. Fereastra De timp conine mai multe gradaii.
Normal Size. Revenirea la gradarea iniial.
Statutul Simulatorului
Controleaz viteza Simulatorului i const din trei butoane, bara
de vitez i un numrtor.
Single Step. Afieaz n Ferastra De timp schimbrile care au loc n
circuit la un singur pas de simulare. Un pas de simulare reprezint
perioada minim de timp n care n circuit se produce o oarecare
schimbare. Deci pasul de simulare poate fi de orice lungime i de
obicei reflect timpul necesar pentru schimbarea valorii celei mai
rapide variabile.
Stop Simulator. Oprete Simulatorul, fr a-l reseta. Simularea
poate fi restartat activnd butonul Run Simulator sau selectnd
viteza de simulare de pe Bara de vitez. La fel simularea poate fi
continuat n regimul Single Step.
Simulation Speed. Reprezint bara de vitez cu ajutorul creia
poate fi schimbat viteza de simulare a circuitului.
Run Simulator. Activarea acestui buton duce la rularea
simulatorului la vitez maxim.
Simulation Counter. Aceast fereastr afieaz pasul de simulare
curent care coincide cu pasul din Fereastra de timp.
Fereastra de timp
Fereastra de timp afieaz toate schimbrile care se produc cu
semnalele denumite. Aceste schimbri pot fi statice(manuale) i
dinamice(automate).
Simularea manual. Pentru simularea manual se folosesc
comutatoarele i verificatoarele binare (Binary Probe). Deoarece
Logic Works este un simulator bazat pe evenimente discrete de timp,
orice schimbare a valorii variabelei de intrare produce o rennoire
a valorii variabilei respective. Aceast schimbare este reflectat n
verificatorul binar sau n Fereastra De timp.
Simularea automat. ntr-un circuit complex utilizarea manual a
comutatoarelor devine neavantajoas i poate duce la erori. n aceste
cazuri procesul de simulare poate fi automatizat utiliznd fiiere
temporale. Un fiier temporal reprezint o metod compact i simpl de a
indica valorile semnalelor de intrare n momente discrete de
timp.
Un fiier temporal necesit cel puin trei antete i cel puin un rnd
de date, cu un element din fiecare rnd corespunztor fiecrui antet.
Aceste antete sunt:
$T - indic momentele discrete de timp. n Logic Works msurarea
timpului ncepe de la 0 i fiecare unitate de timp este echivalent cu
o nanosecund; $D - indic diferena dintre valoarea timpului din
rndul curent i cel urmtor. $O antetul este folosit pentru toate
semnalele de intrare i este urmat de numele acestor semnale. n
cazul cnd fiierul temporal este exportat toate semnalele, att cele
de intrare ct i cele de ieire sunt indicate cu ajutorul antetului
$O, urmat de numele fiecrui semnal.n continuare este prezentat un
exemplu a unui fiier temporal, creat pentru simularea unui circuit
cu trei semnale de intrare: A, B i C
$T$D$O A$O B$O C
0
10000
10
10001
20
10010
Importarea i exportarea fiierelor temporale
Fiierul temporal cu extensia .TIM poate fi creat n orice
redactor de texte, de exemplu Notepad sau Wordpad. Pentru a importa
fiierul temporal n Simulator selectai comanda Import Timing din
meniul Simulation. Dup selectarea numelui fiierului temporal n
Fereastra De timp va aprea o versiune ntretiat a semnalelor de
intrare. La pornirea Simulatorului programul Logic Works va aplica
valorile acestor semnale n locaiile necesare. Orice semnal de ieire
afiat n Fereastra De timp va fi rennoit. n cazul cnd dorii s obinei
rezultatele simulrii n form de tabel putei s exportai fiierul
temporal. Pentru aceasta selectai comanda Export Timing din meniul
Simulation. Acest fiier va conine ct semnalele de intrare att i
cele de ieire.
Timpul de reinere a semnalelor
n Logic Works toate porile logice la fel ca i circuitele logice
mai complexe de tipul sumatoarelor, multiplexoarelor .a. au timpul
de reinere egal cu o nanosecund, ceea ce este departe de realitate.
De exemplu o poart logic I-NU cu dou intrri are, n cel mai ru caz,
o ntrziere de 22 nanosecunde. n cazul cnd apare necesitatea de a
studia comportamentul circuitelor n condiii mai reale putei s
schimbai timpul de reinere.
Pentru a schimba timpul de reinere la una sau mai multe pori
logice selectai-le pe toate, innd apsat tasta CTRL, apoi activai
comanda Simulation Parameters din meniul Simulation. n fereastra ce
va aprea introducei valoarea necesar. Toate porile selectate vor
avea acelai timp de reinere.
Pentru a schimba timpul de reinere la circuitele din biblioteca
7400devs.clf este necesar la nceput de deblocat porile logice
componente. Pentru aceasta apsai butonul din dreapta al mousului pe
circuit i selectai Device Info. n fereastra care va aprea
desactivai caseta de validare Lock Opening Subcircuit. Acum putei
schimba parametrii porilor logice componente ca i n cazul unor pori
logice separate. Pentru aceasta executai dublu clic pe circuitul pe
care dorii s-l modificai. Va aprea o nou Fereastr de lucru cu toate
porile logice componente ale circuitului deblocat unde putei
executa modificrile necesare.
2. CIRcuitelE logice combinaionale
2.1 Prezentare teoretic
Orice circuit logic se caracterizeaz prin natura semnalelor de
intrare, a celor de ieire, prin clasele de funcii intrare-ieire i
prin natura prelucrrilor de date ce au loc n structura sa
intern.
Circuitele logice se mpart n dou clase: combinaionale i
secveniale. Un circuit logic combinaional (CLC) se caracterizeaz
prin aceea c starea ieirilor sale la un moment dat depinde numai de
starea intrrilor sale n acest moment. Legtura ntre starea intrrilor
i starea ieirilor circuitului este dat de funciile de transfer ale
acestuia, denumite n acest caz funcii de comutare, care sunt funcii
booleene (logice).
CLC este circuitul, care are n intrri (x1, x2, x3, , xn ) i m
ieiri (y1, y2, y3, , ym), la care ieirile pot fi exprimate numai n
dependen de variabilele de intrare:
y1=f1(x1, x2, x3, , xn );
y2=f2(x1, x2, x3, , xn );
ym=fm(x1, x2, x3, , xn ).
Pentru c n acest model matematic nu intervin ca variabile
independente timpul i nici mrimile de ieire, rezult, c n structura
sa un CLC nu prezint circuite de memorie i nici legturi de reacie
(variabilele de ieire nu sunt aplicate la intrare).
Sinteza unui CLC se efectueaz n urmtoarele etape:
descrierea necesitilor ce trebuie s le rezolve circuitul
combinaional respectiv (prin text, desen, diagrame etc.);
reprezentarea acestei descrieri sub forma unui tabel de
adevr;
deducerea funciilor logice i minimizarea acestora;
implementarea acestor funcii minimizate sub forma unor reele de
comutare prin intermediul circuitelor integrate;
Tabelul de adevr conine n+m coloane i 2n rnduri. Fiecare rnd al
tabelului reprezint una din combinaiile posibile ale valorilor
variabilelor i valorile funciilor pentru combinaia respectiv.
Implementarea funciilor logice minimizate sub forma reelelor de
comutare poate fi realizat sau n forma canonic disjunctiv (I/SAU),
sau n forma canonic conjunctiv (SAU/I), sau n orice alt form
normal, adic I-NU/I-NU, SAU/I-NU, SAU-NU/SAU, I/SAU-NU, I-NU/I,
SAU-NU/SAU-NU.
Trecerea de la o form normal la alta se efectueaz prin
utilizarea succesiv a formulelor lui De Morgan, avnd iniial forma
canonic disjunctiv normal (I/SAU) i forma canonic conjunctiv normal
(SAU/I) a funciei.
De exemplu:
din forma disjunctiv normal:
(forma I/SAU):
(forma I-NU/I-NU):
(forma SAU/I-NU):
(forma SAU-NU/SAU):
din forma conjunctiv normal:
(forma SAU/I):
(forma I-NU/I):
(forma I/SAU-NU):
(formaSAU-NU/SAU-NU):
=
2.2 Lucrarea de laborator nr. 1
Tema: Sinteza circuitelor logice combinaionale
Scopul lucrrii: studierea practic i cercetarea procesului de
sintez a circuitelor logice combinaionale.
Tema pentru acas
1. Se efectueaz minimizarea funciilor logice y1 i y2 conform
variantei din tabelul 2.1. Pentru ambele funcii se efectueaz
sinteza circuitul logic n setul de elemente I-NU.
2. Funcia y1 se reprezint n forma disjunctiv normal perfect i
forma conjunctiv normal perfect. Pentru forma disjunctiv normal
perfect se efectueaz sinteza circuitul logic n setul de elemente
I-NU.
3. Funcia y2 se reprezint n toate cele 8 forme normale.
Tabelul 2.1
Nr.
Var.Funciile logice
12
1y1=((0,1,2,4,5,7,9,10,11,14,15)
y2=((2,3,4,5,8,9,12,13)
2y1=((1,3,4,7,8,10,12,13,14)
y2=((3,4,5,7,9,11,13,14,15)
3y1=((0,2,4,5,8,10,12,14)
y2=((1,2,3,4,7,8,9,12,13,14)
4y1=((0,2,3,5,6,7,9,11,12,13,14)
y2=((1,2,4,5,6,8,9,11,14,15)
5y1=((2,4,5,7,8,9,12,14,15)
y2=((0,1,2,7,8,10,11,14)
6y1=((1,2,4,5,6,8,10,14,15)
y2=((0,1,2,5,6,7,9,11,12,13)
7y1=((0,1,5,6,7,8,10,12,14,15)
y2=((1,2,4,8,9,10,11,12)
12
8y1=((0,1,2,4,6,8,11,12,15)
y2=((0,1,2,5,6,7,8,9,12,13)
9y1=((0,2,4,5,7,8,10,12,15)
y2=((2,3,4,5,7,8,9,11,12,14)
10y1=((0,3,4,5,6,8,10,12,13)
y2=((4,5,6,7,9,11,12,13,14)
11y1=((1,2,4,5,8,9,10,12,13,14,)
y2=((3,4,5,7,8,9,11,12,13)
12y1=((0,1,2,4,5,8,9,12,14,)
y2=((1,2,3,5,6,8,10,11,12)
13y1=((0,2,4,5,6,7,9,12,13,15)
y2=((2,3,4,5,7,8,9,10,11,)
14y1=((0,2,3,4,6,9,10,11,13,14,15)
y2=((3,4,5,7,8,10,11,14,15,)
15y1=((0,1,4,5,7,8,10,11,12)y2=((1,3,5,6,7,9,10,12,15)
16y1=((0,2,3,4,6,7,9,11,12,13)y2=((3,4,5,8,9,11,12,14)
17y1=((0,3,4,5,7,8,12,13,14)
y2=((2,4,5,6,8,10,11,15)
18y1=((1,2,3,4,6,7,8,9,10)
y2=((2,3,5,6,7,10,12,15)
19y1=((0,1,2,5,6,7,14,15)
y2=((2,3,4,7,8,9,10,12,13,14,15)
20y1=((3,4,5,6,7,8,10,12,13)
y2=((0,1,2,5,6,8,9,11,12,14)
Desfurarea lucrrii
a) la standul de laborator:
1. Se verific corectitudinea funcionrii circuitelor integrate
ale standului de laborator.
2. Se asambleaz i se regleaz circuitul logic combinaional, care
realizeaz dou funcii din tema pentru acas n setul de elemente I-NU
(la indicaia profesorului).
3. Pentru circuitele asamblate se determin costul i timpul de
reinere.
b) n LogicWorks:1. Din biblioteca de elemente Simulation
Gates.clf se selecteaz elementele NAND cu numrul corespunztor de
intrri. Din biblioteca Simulation IO.clf se selecteaz dispozitivele
de intrare-ieire Binary Probe i Hex Keyboard.2. Se asambleaz
circuitul logic combinaional n Fereastra de lucru i se verific
corectitudinea lui. Se studiaz diagrama de timp. Un exemplu al
circuitului asamblat este prezentat n fig. 2.1.
3. Pentru circuitele asamblate se determin costul i timpul de
reinere.
Fig. 2.1. Un circuit logic combinaional asamblat n LogicWorks i
diagrama lui de timp.
ntrebri
1. Care sunt particularitile care caracterizeaz circuitele
logice combinaionale?
2. Care sunt etapele de sintez ale circuitelor logice
combinaionale ?
3. Cum se calculeaz timpul de funcionare a unui circuit logic
combinaional ?
2.3. Convertoarele de codPrezentare teoretic
Convertoarele de cod sunt elementele funcionale destinate
transformrii unui cod binar n altul. De obicei, aceste elemente
funcionale reprezint circuite logice combinaionale cu n intrri i m
ieiri. Aria tipurilor de convertoare de cod este foarte larg, iar
valorile n i m ale lor pot coincide, dar pot fi i diferite, n
dependen de tipul de coduri de la intrarea i, respectiv, de la
ieirea convertorului de cod.
n calitate de convertoare de cod, la care numrul de intrri
coincide cu numrul de ieiri pot servi cele care transform codul
direct al unui numr binar n codul lui invers, sau n cel
complementar. Tot n aceast categorie intr convertoarele unui cod
binar- zecimal n altul etc.
Convertoare de cod cu numr diferit de intrri i ieiri sunt acelea
care efectueaz conversia numerelor dintr-un sistem de numeraie n
altul, convertoarele care transform codul binar-zecimal de patru
bii n codul pentru indicatoarele numerice de apte segmente (apte
bii) .a.
Sinteza convertoarelor de cod, indiferent de tipul lor, are loc
n felul urmtor:
1. Elaborarea tabelului de adevr cu urmtorii parametri: numrul
de variabile este egal cu numrul biilor codului, care se aplic la
intrrile convertorului, iar numrul funciilor cu numrul de bii ai
codului, care trebuie obinut la ieirile convertorului de cod.
Funciile logice pot fi parial determinate, dac numrul combinaiilor
codului de intrare este mai mic dect 2n.
2. Minimizarea tuturor funciilor din tabelul de adevr.
3. Depistarea conjunciilor comune ale formelor minimale ale
tuturor funciilor, pentru a evita dublarea elementelor logice, care
realizeaz pri comune ale mai multor funcii.
4. Implementarea funciilor minimizate prin circuite integrale
digitale.
Vom ilustra cele descrise mai sus printr-un exemplu de sintez a
unui convertor de cod binar-zecimal. Tabelul de adevr care descrie
structura convertorului de cod 8 7 (-2) (-7) ( 4 2 2 1 este
prezentat n tabelul 2.2 Tabelul 2.2Nr.87(-2)(-4)4221
x4x3x2x1f4f3f2f1
000000000
101110001
210110010
301010011
410010110
501101001
610101100
701001101
810001110
911111111
100001****
110010****
120011****
131100****
141101****
151110****
n fig. 2.2 sunt prezentate diagramele Karnaugh pentru
minimizarea funciilor f4, f3, f2, f1.x4x3
x2x100011110x4x3
x2x100011110f 3
001*1001*1
01**f401**
11*111*1
10*1*110**1
x4x3
x2x100011110x4x3
x2x100011110f1
00*1001*
01*1*1f201*1*
11*1111*11
10**10*1*
Fig. 2.2 Diagramele Karnaugh pentru minimizarea funciilor f4,
f3, f2, f1.
n rezultatul minimizrii au fost obinute urmtoarele funcii
logice:
(3.1)
Lund n consideraie conjunciile comune, funciile f4, f3, f2, f1
pot fi scrise n felul urmtor:
(3.2)
unde :
(3.3)
Schema convertorului de cod 8 7 (-2) (-7) ( 4 2 2 1 este
prezentat n fig. 2.3.
Fig. 2.3 Circuitul convertorului de cod 87(-2)(-7)(4221 i
diagrama lui de timp.2.4 Lucrarea de laborator nr. 2
Tema: Sinteza convertoarelor de cod
Scopul lucrrii: studierea practic a metodelor de sintez a
convertoarelor de cod.
Tema pentru acas
1. S se efectueze sinteza unui convertor de cod binar-zecimal n
altul conform variantei din tabelul 2.3 (la indicaia
profesorului).
2. Funciile s se reprezinte n forma disjunctiv normal perfect i
forma disjunctiv minimal. Pentru forma minimal s se prezinte schema
n setul de elemente I-NU.
Desfurarea lucrrii
a) la standul de laborator:
1. Se verific corectitudinea funcionrii circuitelor integrate
ale standului de laborator.
2. Se asambleaz i se regleaz schema convertorului de cod
binar-zecimal din tema pentru acas n setul de elemente I-NU.
3. Pentru circuitele asamblate se determin costul i timpul de
reinere.
b) n LogicWorks:1. Din biblioteca de elemente Simulation
Gates.clf se selecteaz elementele NAND cu numrul corespunztor de
intrri. Din biblioteca Simulation IO.clf se selecteaz dispozitivele
de intrare-ieire Binary Probe i Hex Keyboard.2. Se asambleaz schema
convertorului de cod binar-zecimal din tema pentru acas n setul de
elemente I-NU n Fereastra de lucru i se verific corectitudinea lui.
Se studiaz diagrama de timp.
3. Pentru circuitul asamblat se determin costul i timpul de
reinere.Tabelul 2.3Nr. var.Codul binar- zecimal intrareCodul binar-
zecimal ieireNr. var.Codul binar- zecimal intrareCodul binar-
zecimal ieire
1. 8 4 2 (-1)4 4 2 116.4 4 2 18 4 2 (-1)
2.8 4 2 (-3)5 2 1 1 17.5 2 1 1 8 4 2 (-3)
3.8 4 1 (-2)5 2 2 (-1)18.5 2 2 (-1)8 4 1 (-2)
4.8 3 2 (-4)5 3 2 (-1)19.5 3 2 (-1)8 3 2 (-4)
5.8 4 2 (-5)5 2 2 120.5 2 2 18 4 2 (-5)
6.8 4 1 (-6)5 3 1 (-1)21.5 3 1 (-1)8 4 1 (-6)
7.8 4 2 (-3)5 3 2 (-1)22.5 3 2 (-1)8 4 2 (-3)
8.8 7 (-2)(-4)3 3 2 1 23.3 3 2 1 8 7 (-2)(-4)
9.8 6 (-1)(-4)4 2 2 124.4 2 2 18 6 (-1)(-4)
10.8 5 (-2)(-4)4 3 1 1 25.4 3 1 1 8 5 (-2)(-4)
11.8 4 3 (-6)4 3 2 (-1)26.4 3 2 (-1)8 4 3 (-6)
12.8 6 1 (-4)4 3 2 127.4 3 2 18 6 1 (-4)
13.8 5 2 (-4)4 4 1 (-2)28.4 4 1 (-2)8 5 2 (-4)
14.8 4 3 (-2)4 4 2 (-1)29.4 4 2 (-1)8 4 3 (-2)
15.8 4 2 14 4 3 (-2)30.4 4 3 (-2)8 4 2 1
ntrebri
1. Care este raportul dintre numrul de intrri i numrul de ieiri
ale convertoarelor de cod ?
2. Enumerai etapele i specificul procesului de sintez a
convertoarelor de cod.
2.5 Decodificatoarele i codificatoarele
Prezentare teoretic
Decodificatorul este un element funcional, care reprezint un
circuit logic combinaional i este destinat decodificrii cuvintelor
binare aplicate la intrrile lui. Dac notm numrul de intrri ale
decodificatorului prin n i numrul de ieiri prin m, atunci relaia
dintre aceste numere pentru un decodificator complet este de m=2n .
Fiecrei combinaii de variabile de intrare, care se mai numesc i
variabile de selecie i corespunde o singur ieire, care este activ
cnd combinaia respectiv se aplic la intrare, celelalte ieiri fiind
inactive.
Tabelul de adevr la sinteza unui decodificator complet are
dimensiunile de n+m coloane i 2n rnduri. n primele n coloane sunt
reprezentate toate 2n combinaii posibile ale variabilelor, care pot
fi aplicate la intrrile decodificatorului, iar n celelalte m sunt
reprezentate valorile funciilor logice care descriu ieirile
decodificatorului. Specificul acestui tabel const n faptul c
fiecare funcie poate avea valoarea egal cu unu doar pentru o singur
combinaie a variabilelor de intrare, iar pentru celelalte valorile
ei sunt egale cu zero. De aceea, este inutil minimizarea acestor
funcii i, n consecin, fiecare din ele va fi egal cu o conjuncie a
variabilelor de intrare, iar schema unui decodificator complet va
include m elemente logice I cu n intrri fiecare.
Relaia dintre numrul de intrri i ieiri poate fi i m