数字电子技术

滨州学院滨州学院

http://211.64.96.67/

数字电子技术自动化系：李思光

E-mail:[email protected]


http://211.64.96.67/

第四章组合逻辑电路


http://211.64.96.67/

一、组合逻辑电路11 、定义：、定义：任何时刻的输出仅取决于该时刻的输入，与电路任何时刻的输出仅取决于该时刻的输入，与电路

原先状态无关的逻辑电路。原先状态无关的逻辑电路。22 、分类、分类 .. 根据逻辑功能，将数字电路分为：组合逻辑电路根据逻辑功能，将数字电路分为：组合逻辑电路

和时序逻辑电路。和时序逻辑电路。33 、组合逻辑电路的特点：、组合逻辑电路的特点：功能：功能：电路结构：不包含存储元件电路结构：不包含存储元件

4.1概述


http://211.64.96.67/

组合逻辑电路

1a2a

na

1y2y

my

组合逻辑电路的框图

)(AFY

）aa(afy

)aa(afy

)aa(afy

nmm

n

n

21

2122

2111

二、逻辑功能的描述


http://211.64.96.67/

4.2 组合逻辑电路的分析方法和设计方法

4.2.1 4.2.1 组合电路的分析方法组合电路的分析方法一、组合电路的分析一、组合电路的分析11 、定义已知逻辑电路，分析找出逻辑功能、定义已知逻辑电路，分析找出逻辑功能22 、方法：、方法：从电路的输入到输出逐级写出逻辑函数式，最后得出从电路的输入到输出逐级写出逻辑函数式，最后得出表示输出与输入关系的逻辑函数式（迭代法）表示输出与输入关系的逻辑函数式（迭代法）二、组合电路的分析步骤（（ 11 ）由已知的逻辑图，写出相应的逻辑函数式；）由已知的逻辑图，写出相应的逻辑函数式；（（ 22 ）对函数式进行化简；）对函数式进行化简；（（ 33 ）根据化简后的函数式列）根据化简后的函数式列真值表，找出其逻辑功能。，找出其逻辑功能。


http://211.64.96.67/



http://211.64.96.67/


判断输入四位二进制数值的范围

功能判断：输出取值为 1与对应输入取值组合的关系


http://211.64.96.67/



http://211.64.96.67/

一、组合逻辑电路设计一、组合逻辑电路设计11 、定义：、定义：根据实际逻辑问题（设计要求），求出实根据实际逻辑问题（设计要求），求出实

现这一功能的最简单逻辑电路。现这一功能的最简单逻辑电路。最简最简 :: 所用器件数最少；器件种类最少；器件之间所用器件数最少；器件种类最少；器件之间

的连线最少的连线最少

4.2.2 组合逻辑电路的设计方法


http://211.64.96.67/

二、组合逻辑电路设计的步骤二、组合逻辑电路设计的步骤（一）逻辑抽象，列真值表（一）逻辑抽象，列真值表

分析因果关系，确定输入分析因果关系，确定输入 // 输出变量，并用字母表示输出变量，并用字母表示逻辑赋值：定义逻辑状态的含意（赋值）逻辑赋值：定义逻辑状态的含意（赋值）列出真值表列出真值表

（二）写出函数式（二）写出函数式（三）选定器件类型（三）选定器件类型（四）根据所选器件：对逻辑式化简（用门）（四）根据所选器件：对逻辑式化简（用门）

变换（用变换（用 MSIMSI ））或进行相应的描述（或进行相应的描述（ PLDPLD ））

（五）画出逻辑电路图，或下载到（五）画出逻辑电路图，或下载到 PLDPLD

（六）工艺设计（六）工艺设计



http://211.64.96.67/



http://211.64.96.67/

设计举例：• 设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路

如果信号灯出现故障，

Z 为 1

R

A

G

Z


http://211.64.96.67/

设计举例：1. 抽象• 输入变量 : 红（ R）、黄（ A）、绿（ G）• 输出变量：故障信号（ Z）2. 写出逻辑表达式

输入变量输出R A G Z

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 1

1 1 1 1

RAGRAGGRAAGRGARZ ''''''


http://211.64.96.67/

设计举例：3. 选用小规模 SSI器件4. 化简5. 画出逻辑图

AGRGRAGARZ '''


http://211.64.96.67/

设计举例：例：一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。


http://211.64.96.67/

4.3 若干常用组合逻辑电路4.3.1 4.3.1 编码器编码器• 编码：将输入的每个高编码：将输入的每个高 // 低电平信号低电平信号变成一个对应的二进制代码变成一个对应的二进制代码

• 普通编码器（互斥编码器）普通编码器（互斥编码器）• 优先编码器优先编码器


http://211.64.96.67/

一、普通编码器• 特点：任何时刻特点：任何时刻

只允许输入一个只允许输入一个编码信号。编码信号。

• 例：例： 33 位位二进制二进制普通编码器普通编码器

输入输入输出输出II00 II11 II22 II33 II44 II55 II66 II77 YY22 YY11 YY00

11 00 00 00 00 00 00 00 00 00 00

00 11 00 00 00 00 00 00 00 00 11

00 00 11 00 00 00 00 00 00 11 00

00 00 00 11 00 00 00 00 00 11 11

00 00 00 00 11 00 00 00 11 00 00

00 00 00 00 00 11 00 00 11 00 11

00 00 00 00 00 00 11 00 11 11 00

00 00 00 00 00 00 00 11 11 11 11

''''''''''''''

''''''''''''''

0123456701234567

01234567012345672

IIIIIIIIIIIIIIII

IIIIIIIIIIIIIIIIY


http://211.64.96.67/

利用无关项化简，得：

75310

76321

76542

IIIIY

IIIIY

IIIIY

变量相互排斥的逻辑函数的化简


http://211.64.96.67/

二、优先编码器

•特点：允许同时输特点：允许同时输入两个以上的编码入两个以上的编码信号，但只对其中信号，但只对其中优先权最高的一个优先权最高的一个进行编码。进行编码。

•例：例： 88 线线 -3-3 线优线优先编码器先编码器•（设（设 II77优先权最优先权最高…高… II00优先权最优先权最低）低）

输入输入输出输出II00 II11 II22 II33 II44 II55 II66 II77 YY22 YY11 YY00

XX XX XX XX XX XX XX 11 11 11 11

XX XX XX XX XX XX 11 00 11 11 00

XX XX XX XX XX 11 00 00 11 00 11

XX XX XX XX 11 00 00 00 11 00 00

XX XX XX 11 00 00 00 00 00 11 11

XX XX 11 00 00 00 00 00 00 11 00

XX 11 00 00 00 00 00 00 00 00 11

11 00 00 00 00 00 00 00 00 00 00

45675676772 IIIIIIIIIIY ''''''

45672 IIIIY BABAA '


http://211.64.96.67/

集成电路：74HC148

低电平

基本功能端：输入低电平有效输出反码扩展功能端：S 选通输入端：

选通输出端

扩展输出端

'SY'

EXY

有效电平


http://211.64.96.67/

输入输入输出输出

11 XX XX XX XX XX XX XX XX 11 11 11 11 11

00 11 11 11 11 11 11 11 11 11 11 11 00 11

00 XX XX XX XX XX XX XX 00 00 00 00 11 00

00 XX XX XX XX XX XX 00 11 00 00 11 11 00

00 XX XX XX XX XX 00 11 11 00 11 00 11 00

00 XX XX XX XX 00 11 11 11 00 11 11 11 00

00 XX XX XX 00 11 11 11 11 11 00 00 11 00

00 XX XX 00 11 11 11 11 11 11 00 11 11 00

00 XX 00 11 11 11 11 11 11 11 11 00 11 00

00 00 11 11 11 11 11 11 11 11 11 11 11 00

''''''''76543210 IIIIIIIIS '''

012 YYY ''EXS YY

功能表


http://211.64.96.67/

选通信号

'''''''

''''''

''

])[(

])[(

])[(

SIIIIIIIIIIY

SIIIIIIIIY

SIIIIY

64216435670

542345671

45672

'' )( 45672 IIIIY

选通信号

'' ])[( SIIIIY 45672


http://211.64.96.67/

附加输出信号

'

'''''''''''

''''''''''

])[(

])[(

)(

SIIIIIIII

SSIIIIIIIIY

SIIIIIIIIY

EX

S

01234567

01234567

01234567

为 0时，电路工作无编码输入

为 0时，电路工作有编码输入


http://211.64.96.67/

状态状态

11 11 不工作不工作00 11 工作，但无输入工作，但无输入11 00 工作，且有输入工作，且有输入00 00 不可能出现不可能出现

附加输出信号的状态及含意

''EXS YY


http://211.64.96.67/

控制端扩展功能举例：

• 例：例：用两片用两片 88 线线 -3-3 线优先编码器线优先编码器

1616 线线 -4-4 线优先编码器线优先编码器

其中，的优先权最高其中，的优先权最高 · · ·· · ·'15A


http://211.64.96.67/


http://211.64.96.67/

解：一、 16线 -4线优先编码器真值表二、输入表达式高位片（ 1）： S=0始终有效低位片（ 2）： S 接高位片实现高位片输入信号编码优先功能三、输出表达式 1、 Z2 、 Z1 、 Z0

由对称性， Z2 、 Z1 、 Z0 对应由两片的实现，输出原码，以 Z2 为例分析，其与两片的的逻辑关系

74HC148级联

'SY

'8

'9

'10

'11

'12

'13

'14

'15

'0

'1

'2

'3

'4

'5

'6

'7 AAAAAAAAIIIIIIII

'0

'1

'2

'3

'4

'5

'6

'7

'0

'1

'2

'3

'4

'5

'6

'7 AAAAAAAAIIIIIIII

'0

'1

'2 YYY 、、

'21

'22 YY 、

Z2

00 00

00 11 11

11 00 11

11 11 00

'21

'22 YY考虑约束项，见 0则 1，全 1

为 0 ''21

'222Z ）（ YY

同理可得 ''11

'121Z ）（ YY ''

01'

020Z ）（ YY


http://211.64.96.67/

解：三、输出表达式 1、 Z2 、 Z1 、 Z0

由对称性， Z2 、 Z1 、 Z0 对应由两片的实现，输出原码，以 Z2 为例分析，其与两片的的逻辑关系

74HC148级联

'0

'1

'2 YYY 、、

'21

'22 YY 、

''21

'222Z ）（ YY

2、 Z3 的实现

高位片有有效信号， Z3=1。无有效信号， Z3=0。则可用高位片的扩展输出端实现 Z3 。

''11

'121Z ）（ YY ''

01'

020Z ）（ YY

'8

'9

'10

'11

'12

'13

'14

'15 AAAAAAAA

''EX133

'EX , ）（实现高位片 YZZY


http://211.64.96.67/

• 第一片为高优先权第一片为高优先权• 只有只有 (1)(1) 无编码输入时，无编码输入时， (2)(2) 才允许工作才允许工作• 第第 (1)(1) 片时表示对片时表示对

的编码的编码• 低低 33 位输出应是两片的输出的“位输出应是两片的输出的“或或””

0'EXY

'' ~ 815 AA


http://211.64.96.67/


http://211.64.96.67/

三、二 -十进制优先编码器 74LS147

• 将编成将编成 0110 ~ 11100110 ~ 1110

的优先权最高，的优先权最高，最低最低• 输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码

'' ~ 19 II'9I

'0I


http://211.64.96.67/

三、二 -十进制优先编码器 74LS147


http://211.64.96.67/

4.3.2 译码器• 译码：将每个输入的二进制代码译成对应的输出高、低译码：将每个输入的二进制代码译成对应的输出高、低

电平信号。电平信号。• 常用的有：二进制译码器，二常用的有：二进制译码器，二 -- 十进制译码器，显示译码十进制译码器，显示译码

器等器等一、二进制译码器一、二进制译码器例：例： 33 线—线— 88 线译码器线译码器

输入输出A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 0 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 1 0

0 1 0 0 0 0 0 0 1 0 0

0 1 1 0 0 0 0 1 0 0 0

1 0 0 0 0 0 1 0 0 0 0

1 0 1 0 0 1 0 0 0 0 0

1 1 0 0 1 0 0 0 0 0 0

1 1 1 1 0 0 0 0 0 0 0


http://211.64.96.67/

真值表逻辑表达式：

70127

20122

10121

00120

mAAAY

mAAAY

mAAAY

mAAAY

...

''

''

'''用电路进行实现

用二极管与门阵列组成的 3线－ 8线译码器


http://211.64.96.67/

集成译码器实例： 74HC138


http://211.64.96.67/

集成译码器实例： 74HC138

123 SSSS

'' )( ii mSY 基本功能端A2A1A0 输入编码：原码

'7

'6

'5

'4

'3

'2

'1

'0 YYYYYYYY 、、、、、、、

输出信号端：低电平有效

扩展功能端'3

'21 SSS 、、

选通输入端、片选端

止译码上述有一项不满足，禁有效，译码、、 001 '

3'21 SSS


http://211.64.96.67/

74HC138的功能表：输入输入输出输出

SS11 AA22 AA11 AA00

00 XX XX XX XX 11 11 11 11 11 11 11 11

XX 11 XX XX XX 11 11 11 11 11 11 11 11

11 00 00 00 00 11 11 11 11 11 11 11 00

11 00 00 00 11 11 11 11 11 11 11 00 11

11 00 00 11 00 11 11 11 11 11 00 11 11

11 00 00 11 11 11 11 11 11 00 11 11 11

11 00 11 00 00 11 11 11 00 11 11 11 11

11 00 11 00 11 11 11 00 11 11 11 11 11

11 00 11 11 00 11 00 11 11 11 11 11 11

11 00 11 11 11 00 11 11 11 11 11 11 11

''32 SS ''''''''

01234567 YYYYYYYY


http://211.64.96.67/

• 利用附加控制端进行扩展例：用 74HC138（ 3线— 8线译码器）• 4线— 16线译码器


http://211.64.96.67/

''ii mZ

D3=1D3=0


http://211.64.96.67/

二、二—十进制译码器• 将输入将输入 BCDBCD 码的码的 1010 个代码译成个代码译成 1010 个高、低电平的输出信个高、低电平的输出信

号号BCDBCD 码以外的伪码，输出均无低电平信号产生码以外的伪码，输出均无低电平信号产生

例：例： 74HC4274HC42

)~('' 90 imY ii


http://211.64.96.67/

三、用译码器设计组合逻辑电路

1. 基本原理二进制译码器的输出给出全部最小项 3位二进制译码器给出 3变量的全部最小项 ;n位二进制译码器给出 n变量的全部最小项 ;

任意函数都可以写成最小项表达式的形式将 n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于 n的组合函数

imY ∑


http://211.64.96.67/

2. 举例例：利用 74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为：

ABCCBBCAZ

CABBAZ

CBABCZ

CABBCAACZ

''''4

''3

''2

'''1

)7,4,2,0(

)5,3,2(

)7,3,1(

)6,5,4,3(

''''4

''3

''2

'''1

mABCCBBCAZ

mCABBAZ

mCBABCZ

mCABBCAACZ

''7

'4

'2

'04

''5

'3

'23

''7

'3

'12

''6

'5

'4

'31

)()7,4,2,0(

)()5,3,2(

)()7,3,1(

)()6,5,4,3(

mmmmmZ

mmmmZ

mmmmZ

mmmmmZ


http://211.64.96.67/

四、显示译码器• 1. 1. 七段字符显示器七段字符显示器如：如：


http://211.64.96.67/

发光二极管（ LED ）的特点及其驱动方式　　　 LED 具有许多优点，它不仅有工作电压低 (1.5～3V) 、体积小、寿命长、可靠性高等优点，而且响应速度快 (≤100ns) 、亮度比较高。　　一般 LED 的工作电流选在 5~10mA ，但不允许超过最大值（通常为 50mA ）。　　 LED 可以直接由门电路驱动。 mA10

V2V5V5

F

D

I

VR

R为限流电阻


http://211.64.96.67/

• 2. BCD2. BCD 七段字符显示译码器七段字符显示译码器（代码转换器）（代码转换器） 74487448

输入输出

数字 A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 字形

0 0 0 0 0 1 1 1 1 1 1 0

1 0 0 0 1 0 1 1 0 0 0 0

2 0 0 1 0 1 1 0 1 1 0 1

3 0 0 1 1 1 1 1 1 0 0 1

4 0 1 0 0 0 1 1 0 0 1 1

5 0 1 0 1 1 0 1 1 0 1 1

6 0 1 1 0 0 0 1 1 1 1 1

7 0 1 1 1 1 1 1 0 0 0 0

8 1 0 0 0 1 1 1 1 1 1 1

9 1 0 0 1 1 1 1 0 0 1 1

10 1 0 1 0 0 0 0 1 1 0 1

11 1 0 1 1 0 0 1 1 0 0 1

12 1 1 0 0 0 1 0 0 0 1 1

13 1 1 0 1 1 0 0 1 0 1 1

14 1 1 1 0 0 0 0 1 1 1 1

15 1 1 1 1 0 0 0 0 0 0 0


http://211.64.96.67/

真值表卡诺图


http://211.64.96.67/

BCD－七段显示译码器 7448的逻辑图

''''

''''

''

'''''

'''

'''

'''''

)(

)(

)(

)(

)(

)(

)(

012123

0112023

012

012012012

01223

01201213

02130123

AAAAAAY

AAAAAAAY

AAAY

AAAAAAAAAY

AAAAAY

AAAAAAAAY

AAAAAAAAY

g

f

e

d

c

b

a


http://211.64.96.67/

7448的附加控制信号：（ 1）• 灯测试输入灯测试输入 'LT

当时，Ya ~ Yg 全部置

为 1

0'LT

Lamp Test


http://211.64.96.67/

7448的附加控制信号：（ 2）

• 灭零输入灭零输入 'RBI

当时，时，则灭灯

0'RBI

00000123 AAAA

Ripple-Blanking Input


http://211.64.96.67/

7448的附加控制信号：（ 3）• 灭灯输入 /灭零输出输入信号，称灭零输入控制端：， Ya~Yb，数码管熄灭输出信号，称灭零输出端：只有当输入，且灭零输入信号时，

才给出低电平，可送高位（整数部分）或地位（小数部分）的显示译码器，实现最高位的零和最低位的零熄灭。

因此表示译码器将本来应该显示的零熄灭了

'' RBOBI

0'BI

00123 AAAA 0'RBI

'RBO

0'RBO

Blanking Input/Ripple-Blanking Output


http://211.64.96.67/


http://211.64.96.67/

例：用七段显示译码器 74LS48驱动共阴型 LED 数码管。


http://211.64.96.67/

例：利用和的配合，实现多位显示系统的灭零控制 • 整数部分：最高位是 0，而且灭掉以后，输出作为次高位的输入信号

• 小数部分：最低位是 0，而且灭掉以后，输出作为次低位的输入信号

'RBI 'RBO

'RBO'RBI

'RBO'RBI


http://211.64.96.67/

4.3.3 4.3.3 数据选择器（数据选择器（ Data Data SelectorSelector ））

D0D1

Dn

Y

SEL

EN

...

1D01D11Dn

1Y

SEL

EN

...

2D02D12Dn

2Y...

3D03D13Dn

3Y...

1 、四选一数据选择器

一、工作原理一、工作原理

结构：数据输入端 D0D1D2D3

通道选择控制信号S1S0

数据输出端 Y真值表表达式逻辑图多路开关 Multiplexer


http://211.64.96.67/

)]()(

)()([

013'012

0'11

'0

'1011

AADAAD

AADAADSY

A1 A0 Y1

1 X X 0

0 0 0 D10

0 0 1 D11

0 1 0 D12

0 1 1 D13

'1S

数据输入端数据输入端

通道选择控制信号端通道选择控制信号端

输出端输出端

二、集成“双四选一”， 74HC153


http://211.64.96.67/

数据选择器的级联 ---“四选一”构成“八选一”• “四选一”只有 2位地址输入，从四个输入中选中一个• “八选一”的八个数据需要 3位地址代码指定其中任何一个

7012601250124012

3012201210120012

DAAADAAADAAADAAA

DAAADAAADAAADAAAY

)()()()(

)()()()(''''

''''''''

位地址输入端作为第利用 3'S

i

7

0iiDmY


http://211.64.96.67/

二、用数据选择器设计组合电路• 1. 基本原理

具有 n位地址输入的数据选择器，可产生任何形式的输入变量不大于 n+1的组合函数

)()()()( ''''0130120110101 AADAADAADAADY

2n 选一数据选择器可以实现变量或者 n+1变量逻辑函数


http://211.64.96.67/

例如：

)()()()( '''''

''''''

AGAGRGARGAR

RAGRAGGRAAGRGARZ

1

)()()()( 013'0120

'11

'0

'101 AADAADAADAADY


http://211.64.96.67/

例如：输入变量输出A B C Y

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 1

1 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1


http://211.64.96.67/

4.3.4 加法器一、一、 11 位加法器位加法器1. 半加器，不考虑来自低位的进位，将两个 1位的二进

制数相加

输入输入输出输出AA BB SS COCO

00 00 00 00

00 11 11 00

11 00 11 00

11 11 00 11

ABCO

BAS


http://211.64.96.67/

2. 全加器：将两个 1位二进制数及来自低位的进位 3个数相加

输输入入

输输出出

AA BB CICI SS COCO

00 00 00 00 00

00 00 11 11 00

00 11 00 11 00

00 11 11 00 11

11 00 00 11 00

11 00 11 00 11

11 11 00 00 11

11 11 11 11 11

'''''''

'''''''

)(

)(

CIACIBBACO

ABCICIABCIBACIBAS

74LS18374LS183

74HC18374HC183

与或非门


http://211.64.96.67/

二、多位加法器1.串行进位加法器依次将低位全加器的进位输出 CO 接高位全加器的进位输入 CI 构成。

优点：简单缺点：慢

最终结果需要 4个全加器的传输时间


http://211.64.96.67/

2. 超前进位加法器—快速进位加法器基本原理：加到第 i 位的进位输入信号是两个加数第 i 位以下各位状态的函数，第 i 位的进位输入信号（ CI ） i一定能由 Ai-

1、 Ai-2、… A0和 Bi-1、 Bi-2…B0唯一的确定。超前进位产生电路：同步产生每位的进位信号，无需从最低位开始向高位逐位传递进位信号，提高运算速度。

优点：快，每 1 位的和及最后的进位基本同时产生。缺点：电路复杂。

（ Carry Look-Ahead)

iiiiii CIBABACO ))(()(

iii BAG

iii BAP

进位生成函数

进位传递函数


http://211.64.96.67/

2. 超前进位加法器—快速进位加法器

（ Carry Look-ahead)

iii BAG

iii BAP

进位生成函数

进位传递函数

000000000 )())(()( CIPGCIBABACO

001011

000111111

)(

)()()(

CIPPGPG

CIPGPGCIPGCO

）（

0012012122

001011222222

)(

)()()(

CIPPPGPPGPG

CIPPGPGPGCIPGCO

）（

iiii CIBAS )(


http://211.64.96.67/

2. 超前进位加法器—快速进位加法器

（ Carry Look-ahead)

74LS28374LS283


http://211.64.96.67/

三、用加法器设计组合电路•基本原理：要产生的逻辑函数能够化成输入变量与输入变量相加或输入变量与常量相加例：将 BCD的 8421码转换为余 3码输入输出

D C B A Y3 Y2 Y1 Y0

0 0 0 0 0 0 1 1

0 0 0 1 0 1 0 0

0 0 1 0 0 1 0 1

0 0 1 1 0 1 1 0

0 1 0 0 0 1 1 1

0 1 0 1 1 0 0 0

0 1 1 0 1 0 0 1

0 1 1 1 1 0 1 0

1 0 0 0 1 0 1 1

1 0 0 1 1 1 0 0

00110123 DCBAYYYY


http://211.64.96.67/

思考：已知 X是 3位二进制数（其值小于等于 5），试实现Y=3X 并用 7段数码管进行显示 ?

Y=3XY=3X？D2

D1

D0


http://211.64.96.67/

4.3.5 数值比较器• 用来比较两个二进制数的数值大小一、 1 位数值比较器 A,B比较有三种可能结果

')(

')(

'

')(

'

)(),,(

,),(

,),(

BAYBABA

BAYBABABA

ABYABBABA

BA

BA

BA

10

110

101

或同为

则

则


http://211.64.96.67/

二、多位数值比较器1. 原理：从高位比起，只有高位相等，才比较下一位。例如：

')()()(

'''')(

''''

'''''')(

)(

)()()()(

)()()(

)()()(

BABABA

BA

BA

YYY

BABABABAY

BABABABA

BABABABABABAY

BBBBAAAA

00112233

00112233

112233223333

01230123 和比较


http://211.64.96.67/

2. 集成电路 74LS85 实现 4位二进制数的比较

)()()( BABABA III 、、扩展输入端


http://211.64.96.67/

3. 比较两个 8位二进制数的大小


http://211.64.96.67/

4.4 组合逻辑电路中的竞争 -冒险现象4.4.1 竞争 -冒险现象及成因一、什么是“竞争”两个输入“同时向相反的逻辑电平变化”，称存在“竞争”

二、因“竞争”而可能在输出产

生尖峰脉冲的现象，称为

“竞争 -冒险”。


http://211.64.96.67/

三、三、 22 线—线— 44 线译码器中的竞争线译码器中的竞争 -- 冒险现象冒险现象

冲。输出端可能产生尖峰脉和所以或在动态过程中可能出现

时，从当

03

1100

0110

YY

AB


http://211.64.96.67/

4.4.2检查竞争 -冒险现象的方法

'' AAYAAY 或


http://211.64.96.67/

4.4.3 消除竞争 -冒险现象的方法一、接入滤波电容尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。

二、引入选通脉冲取选通脉冲作用时间，在电路达到稳定之后， P的高电平期的输出信号不会出现尖峰。


http://211.64.96.67/

三、修改逻辑设计三、修改逻辑设计 ------ 增加冗余项增加冗余项例：例：

冒险改变状态时存在竞争当

稳态下的条件下，在

A

YAAYCB

CAABY

11 '

'

BCCAABY '


http://211.64.96.67/

4.54.5 用用 multisimmultisim 分析组合逻辑电路分析组合逻辑电路例例 :: 用用 mulitisimmulitisim 分析逻辑电路分析逻辑电路 .. 找出电路的逻辑函数找出电路的逻辑函数式和逻辑真值表。式和逻辑真值表。


http://211.64.96.67/

数字电子技术

Documents