Top Banner
Министерство транспорта Российской Федерации Федеральное агентство железнодорожного транспорта ГОУ ВПО «Дальневосточный государственный университет путей сообщения» Кафедра «Системы автоматизированного проектирования» В.Н. Гопкало А.И. Блох ПРОЕКТИРОВАНИЕ РАДИОЭЛЕКТРОННЫХ УСТРОЙСТВ В СРЕДЕ «PROTEUS» Методические указания к лабораторным работам по дисциплине «САПР устройств и систем связи» Хабаровск Издательство ДВГУПС 2009
20

Методичка по САПРУСC

Nov 20, 2015

Download

Documents

Возрастающая сложность объектов проектирования радиоэлектронной
и электронно-вычислительной аппаратуры (РЭА и ЭВА), особенно систем
автоматического управления, постоянное ужесточение требований к
качеству проектно-конструкторской документации, чрезвычайно высокая
цена ошибочных проектных решений входят в противоречие с
традиционными инструментами и технологией проектирования. Поэтому
встала необходимость разработать и внедрить новый набор инструментов
– инструментарий проектировщика – системы автоматизированного
проектирования (САПР).
Дальнейшим развитием САПР стало появление интегрированных
САПР, включающее автоматизированную систему научных исследований
(АСНИ) для проведения предпроектных исследований и формирования
технического задания (ТЗ); инженерный анализ; САПР конструирования и
технологии; системы автоматизированного производства с применением
станков с ЧПУ, гибких производственных систем (ГПС).
Задачи изучения САПР: в результате изучения курса «Системы
автоматизированного проектирования» студенты должны овладеть
знаниями общих основ построения и функционирования САПР РЭА и ЭВА
с потребностями промышленного производства и практическими навыками
проектирования РЭА и ЭВА на базе САПР PCAD 2004, Proteus и анализа
полученных результатов проектирования.
Студенты должны знать: идеологию и архитектуру САПР РЭА и ЭВА,
отдельные ее подсистемы и компоненты в применении к проектным
процедурам и операциям на всех этапах проектирования РЭА и ЭВА – от
выдачи ТЗ на проект до передачи технической документации
изготовителю; автоматизацию системотехнического, схемотехнического,
конструкторского, технологического проектирования и изготовления,
математические модели, методы и алгоритмы, которые положены в основу
подсистем проектирования.
Студенты должны уметь: провести настройку САПР PCAD 2004 и
Proteus; владеть методикой автоматизированного проектирования
электронных принципиальных схем на ПЭВМ IBM PC с помощью САПР
PCAD 2004 и Proteus; осуществлять коррекцию проекта; анализировать
полученные данные и формулировать выводы, вытекающие из анализа
данных; выдавать проектно-конструкторскую документацию с
периферийных устройств САПР; владеть навыками самостоятельного
изучения материала по смежным вопросам; ориентироваться в
современной литературе по проектированию РЭА и ЭВА; связывать
теорию с практикой производства в процессе проектирования; разбираться
в способах использования инструментов САПР с учетом эффективности.
Welcome message from author
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
  • .. ..

    PROTEUS

    2009

  • :

    (), 2009

  • - ( ), , - , . ().

    , () (); ; ; , ().

    : PCAD 2004, Proteus .

    : , ; , , , , , , .

    : PCAD 2004 Proteus; IBM PC PCAD 2004 Proteus; ; , ; - ; ; ; ; .

  • 1 PROTEUS

    ISIS PROFESSIONAL

    1. :

    Proteus ISIS Professional.

    2. :

    Proteus. .

    , ISIS Professional.

    3. Proteus ,

    : ISIS ARES . ELECTRA Autorouter.

    , , Electronics Workbench Multisim, MicroCap, Tina .. ( ) : 8051, PIC (Microchip), AVR (Atmel), . : , , -: , , , , .

    Samples.

    Schematic&PCBLayout - , .. ISIS (.DSN) ARES (.LYT). : Features.DSN - ISIS , ISIS . - .

  • PICDEM2.DSN - . , .. . - (, ..) , , . - 3D ARES. ARES 3D Visualization Output . , , .

    Interactive Simulation - . Animated Circuits . OSC - TTLClock.DSN - TTL . .

    Graph Based Simulation - .

    Tutorials - . VSM , . PIC MicroChip, . Proteus MPLAB IDE VSM MPLAB Viewer . , : Clock - , Calculator - , Chess - .

  • 2

    ISIS PROFESSIONAL

    1. :

    ISIS Professional.

    2. : ,

    ISIS Professional.

    3.

    4. 1) - ISIS Professional. :

    2) , (devices). .

  • , . ick Devices:

    3) Keywords: . :

  • . . 4) 2 3 :

    5) . terminals.

  • 3 ISIS PROFESSIONAL

    1. :

    ISIS Professional.

    2. : ,

    .

    3. 3.1 Simulation Log

    . Simulation Log . : , , . . , .

    :No model specified for ( ) Simulation FAILED due

    partition analysis error(s)

    Schematic Preview, . No Simulator Model, , ISIS. ( ) ARES . , : Schematic Model, VSM DLL Model, SPICE Model, Primitive .

    :(External) Model DLL ( ) not found Simulation

    FAILED due partition analysis error(s)

    . - , , (External) . DLL, MODELS ,

  • . , Proteus System=>Set Paths

    : PROGRAM property not specified Real Time Simulation failed to start ,

    ( ) . .hex, , .cof, .elf. , .. Program File .

    : Simulation is not running in real time due to excessive CPU load CPU load 100% .

    - . . "" . : , , ( ) , ISIS, . ARES, , . RC . .

    : [SPICE] TRAN: Timestep to small; timestep=(): trouble with node

    ##branch : Timestep to small .

    Spice DELMIN GMIN. retro55: , . , , TMIN. . System->Set animation option->Spice option->Transient-TMIN=1E-25, NUMSTEPS=500. Iteration 10 ,

  • .SRCSTEPS=1200, GMINSTEPS=1200 . , . tolerance .

    ABSTOL =1e-10, VNTOL=1e-5 CHGTOL=1E-10 GMIN=1E-10 RSHUNT=1e10 TRANSGMIN=1E-8 . GMIN, , . Worker: GMIN=1-11, , !

    : Logic contention(s) detected on net #( ) .

    #( ) . . , 0 1 . , , , .. , . , , .

    :

    Simulation Log , , . CCS PICC . 14- (: PIC16F84A) CCS PCM 14 bit TRIS, B :

    TRISB instruction deprecated for PIC1684 (TRISB PIC1684),

    . , ,

    , , : Debug => () Configure Diagnostics... , Disabled .

    3.2 , . , ISIS New Design : VCC/VDD +5V; GND 0V VEE -5V.

  • : , ( HIDE ) , , .

    VCC/VDD GND VEE, Design => Configure Power Rails

    , , : POWER GROUND, (Edit Properties) : +12 -0.5V +0 .. V. Configure Power Rails ( VCC2), Configure Power Rails ( New) ( Add) ( Unconnected Power Nets ).

    , (Edit Properties) Hidden Pins VDD VSS .(. ) . , BATTERY VSOURCE Simulator Primitives => Sources ALTERNATOR, VSINE, V3PHASE (!) .

  • 3.3. .

    . .

    GENERATORS (), (GND). (Sine) 2 . 220V ( 310V). (Lamp - Active Model) 10 , .. 10, 20, 3050100 .. . 1 50 (: 49 51) !

    4.

  • 1) generators. , pulse :

    2) . , pulse:

    3)

  • ( ), (, , ..),

    . :

    4) . , . , ( 1 , 0 - ):

  • , ( , , ..).

  • 4 :

    1. : ARES

    Professional.

    2. :

    3. 1) ARES

    Professional. :

    ARES Professional, components :

  • ARES Professional .

    2) , . Board Edge . .

    3) Auto Plaser :

  • , Design Rulse , Preferred DIL Rotation ( / ). :

    ARES Professional .4) .

    :

  • Auto Router, :

    :

    .