第 7 章 可编程逻辑器件及其应用

第 7 章 可编程逻辑器件及其应用一、基本结构与分类二、 PLD 器件的电路表示方法

一、 ROM 的组成与原理二、 ROM 的应用

PLD 的结构与特点

ROM 的工作原理与应用

通用阵列逻辑器件 GAL 一、 GAL 器件的基本结构二、 GAL 器件的应用与开发 {Home}

PLD的结构与特点（ 1）数字逻辑器件的分类

标准产品由软件配置的 LSI 器件专用集成电路 ASIC (Applicat

ion Specific Integratal Circuit)

全定制半定制

可编程逻辑器件 PLD (Programmable Logic Devic

e)

( 逻辑门、触发器、译码器等）（微处理器、单片机等）

PLD的结构与特点（ 2） PLD 的基本结构

数据输入输入 控制 电路

“与” 阵 列“或” 阵 列

输出 控制 电路数据输出

反馈输出

输入项乘积项

积和项

PLD 的结构与特点（ 3） PLD 的分类

按集成密度 低密度 PLD

高密度 PLD(HPLD)

按制造工艺一次性编程 PLD

紫外线可擦除 EPLD

电可擦除 EEPLD

PLD 的结构与特点（ 4）

按不同阵列的可编程性

存贮器 (ROM,RAM)

可编程逻辑阵列 PLA

可编程阵列逻辑 PAL

PLD 的分类“与”阵列固定“或”阵列可编程“与”阵列可编程“或”阵列可编程“与”阵列可编程“或”阵列固定通用阵列逻辑 GAL

在系统可编程器件 ISP现场可编程逻辑器件 FPGA

开发工具成本高，设计较复杂采用可编程输出逻辑宏单元，功能更全面，性能更灵活

高密度

PLD 的结构与特点（ 5） PLD 器件的电路表示方法基本逻辑单元的表示

输入 / 反馈缓冲器

“与”门

“或”门A B C

F

A B C

F

A

AB

AC

ABCF

CBAF

采用互补输出结构

PLD 的结构与特点（ 6） PLD 器件的电路表示方法阵列交叉点的逻辑表示

硬性连接

编程连接

断开单元

PLD 的结构与特点（ 7） PLD 器件的电路表示方法实例

写出如图所示 PLD 电路的输出逻辑表达式

1A

0A

F

1A 0A1A 0A

01AA

01AA

0101 AAAA

{end}

ROM的应用（ 1）

ROM 的分类按构成存储单元的元件分类

二极管 ROM

晶体管 ROM

MOS 管 ROM

按编程方式分类 掩模式 ROM一次编程 ROM(PROM)光擦编程 ROM(EPROM)电擦编程 ROM(EEPROM)

ROM ---- 只读存贮器（ Read Only Memory)主要用于计算机系统固定信息的存储

多次改写编程 ROM 电改写 ROM(EAROM)闪速存储器 FLASH

ROM 存入数据的过程称为编程

{end}

ROM的应用（ 2） ROM 的基本结构

0A1A

1nA

0W1W

12 nW

地址 译码 器输出缓冲器

存贮矩阵

地址线

0D1D1mD

字线

位线

存贮容量mn2mKm 1210

地址译码器存贮矩阵输出缓冲器

ROM的应用（ 3） ROM 的工作原理----- 以 二极管 RO

M 为例 422

0W

1W

2W

3W

二进 制译 码器1

1

1A

0A

1D 0D2D3DE

地址线 字线

位线

01 AA

01 AA

01 AA

01AA

地址 字线 数据 ( 位线 )01 AA

0 0iW 0123 DDDD

0W

1W

2W

3W

1 0 0 1

0 0 1 11 1 0 10 1 1 00 1

1 01 1

ROM的应用（ 4）地址 字线 数据 ( 位线 )

01 AA0 0

iW 0123 DDDD

0W

1W

2W

3W

1 0 0 1

0 0 1 11 1 0 10 1 1 00 1

1 01 1

203 WWD

212 WWD

311 WWD

3200 WWWD

1A

0A

0W

1W

2W

3W

0D1D2D3D

“与”阵列( 固定 )

“或”阵列( 可编程 )

ROM 的 PLD 表示

ROM的应用（ 5）ROM 的应用范围

计算机系统中的应用

产生多输出逻辑函数

构成字符发生器

构成波形发生器

计算机初始引导和加载程序的固化，微程序控制器的设计，字符图形发生器的设计，控制系统中用户程序的固化等等。这些应用中主要是固化程序和数据，以提高系统应用的方便性、可靠性和安全性。 由于 ROM 的地址译码器输出是全部输入变量的最小项，每一位数据的输出是这些最小项之和，因此任何形式的组合逻辑函数均能通过向 ROM 写入数据来实现。 将字符的点阵预先存储在 ROM 中，然后顺序给出地址码，从存储矩阵中逐行读出字符的点阵，并送入显示器即可显示出字符。

ROM的应用（ 6）例 1: 试写出如图所示 ROM 阵列中所有存储的逻辑函数 、 、 和 的表达式。 1L 2L 3L 4L

AABB

1L2L3L

4L

“与”阵列“或”阵列

解：ABL 1

BAL 2

BABAL 3

BABAL 4

BA BA BA BA

ROM 阵列结构表示

ROM的应用（ 7）例 2 ：试用 ROM 产生以下一组多输出逻辑函数

BCDCBACBAF 1BDAABCDF 2

DCBADCBAF 3DCABDCBAF 4

解： 将以上各式化成最小项之和的形式，即ABCDBCDADCBADCBACDBADCBAF 1

BCDADCBAABCDF 2DCBADCBAF 3DCABDCBAF 4

ROM的应用（ 8）ABCDBCDADCBADCBACDBADCBAF 1

BCDADCBAABCDF 2DCBADCBAF 3DCABDCBAF 4

要实现以上一组多输出逻辑函数，所需 ROM 的存储容量为：424

ROM 阵列为：

1A

1B

1C

1D

1F2F3F4F

0W 1W 2W 3W 4W 5W 6W 7W 8W 9W 10W 11W 12W 13W 14W 15W

ROM的应用（ 9）例 3: 试用 8×4 位 ROM 实现一个排队电路 . 电路的功能是输入信号 A 、 B 、 C ，通过排队电路后分别由 、 、 输出，但在同一时刻只能有一个信号通过，如果同时有两个或两个以上的信号输入时，则按 A 、 B 、 C 的优先顺序通过。

AF BF CF

解： 列真值表A B C0 0 00 0 1 0 1 0

1 0 0 0 1 1

1 1 0 1 0 1

1 1 1

AF BF CF00001111

00110000

01000000

写出逻辑函数式ABCCABCBACBAFA

BCACBAFB

CBAFC

ROM的应用（ 10）

1A

1B

1C

AFBF

CF

0W 1W 2W 3W 4W 5W 6W 7W

ROM 阵列为：ABCCABCBACBAFA

BCACBAFB

CBAFC

{end}

GAL 器件的基本结构 (1)

以普通型 GAL16V8为例，说明GAL 器件的结构组成。总体介绍

输入缓冲器（左边 8个） 对输入信号提供原变量和反变量，并送到与门阵列。输出缓冲器（右边 8个） 提供输出信号和反馈信号，后者包括本级和相邻级。输出反馈 /输入缓冲器 (中间 8个 ) 本级输出或邻级输出作为输入信号送到与门阵列，以便产生乘积项。

GAL 器件的基本结构 (2)时钟输入信号缓冲器（引脚 1） 可以提供时钟信号；也可以作为输入信号。输出选通信号缓冲器（引脚 11） 用来提供输出三态门的控制使能信号。 与门阵列 8×8=64 个与门组成，最多形成 64个乘积项，每个与门有 32 条输入线（ 16 个原变量， 16 个反变量），但每一个变量在编程时只能取其一，故每个与门（一个乘积项）的实际最大变量数为 16 。

GAL 器件的基本结构 (3)

共 8个，每个 OMLC 是一个逻辑单元，其中有或门、触发器、多路开关。

输出逻辑宏单元（ OLMC ）

通过编程， GAL16V8最多有 16 个引脚作为输入端， 8个输出端。

GAL 器件的基本结构 (4)

每个 OLMC 中有一个或门。或门有 8个输入，每个输入是由与门阵列输出的一个乘积项，而或门输出是 8个乘积项之和。

◆ 一个或门

或门

异或门

OLMC 内部结构

触发器可用来保存组合逻辑函数输出值。一片 GAL16V8共有 8个触发器。◆ 一个触发器

触发器 采用异或门来控制或门输出信号的极性 :即当 XOR(n)=1 时，异或门起反相器的作用。当 XOR(n)=0 时，异或门起同相器的作用

GAL 器件的基本结构 (5)

输出多路开关 OMUX（二选一）：控制直接由组合电路输出还是寄存器输出。

◆ 4 个多路开关 乘积项多路开关三态多路开关

反馈多路开关

输出多路开关 乘积项多路开关 PTMUX（二选一）：控制或门的第一乘积项来自与阵列或为“ 0”。 三态多路开关 TSMUX （四选一）：控制三态门输出，有四种情况。 反馈多路开关 FMUX （四选一）：控制反馈信号来源，有四种情况。

GAL 器件的基本结构 (6)乘积项多路开关 三态多路开关

反馈多路开关

输出多路开关 多路开关的状态，取决于结构控制字中 AC0和 AC1(n)位的值，这些值可通过编程决定。如： )(10 nACAC

0

1

输出为异或门输出输出为触发器输出

-- 控制输出多路开关

GAL 器件的基本结构 (7)工作模式

OLMC 的结构控制字 ----通过结构控制字可确定 OLMC 的五种结构SYN AC0 AC1(n) 配置功能

1 0 1 输入模式1 0 01 1 1

0 1 10 1 0

专用组合输出反馈组合输出

组合 + 寄存器输出寄存器输出

同步控制字 结构控制字

OLMC 的工作模式 简单模式寄存器模式复合模式

{end}

GAL 器件的应用与开发 (1)

GAL 器件的开发工具硬件开发工具

软件开发工具

----- 编程器

---- 开发 PLD 专用的程序设计语言及相应的汇编或编译程序Fast-Map(FM) 、 ABEL 、 VHDL 等

GAL 器件的应用与开发 (2)

Fast-Map (FM) 语言

FM.EXE

列表文件 (.LST)

熔丝图文件 (.PLT)

标准装载文件 (.JED)

设计源文件和 PLD 引脚配置图供设计者阅读的编程模式图存放对 PLD 编程的数据

*.PLD( 设计源文件 )

GAL 器件的开发软件---- 只允许使用逻辑表达式描述设计 , 没有仿真功能

GAL 器件的应用与开发 (3)

FM 设计源文件 (*.PLD) 格式器件型号

设计说明信息引脚名表逻辑方程

关键字 DESCRIPTION

第 1 行第 2~4 行第 5 行

最后一行

BABAY

BABAY //

三种形式的逻辑方程式SYMBOL

=EXPRESSIONSYMBOL:

=EXPRESSION

SYMBOL.OE=EXPRESSION

逻辑表达式输出引脚名

“非”运算

GAL 器件的应用与开发 (4)GAL 器件的开发应用举例

----- 举例说明 FM 软件源文件的编写例 : 试用 GAL 器件实现 6 个基本逻辑门 :“ 与”门、“或”门、“与非”门、“或非”门、“异或”门和“同或”门。解：(1) 根据任务要求选择 GAL 器件 , 定义器件的引脚功能12 个输入、 6 个输出 GAL16V8

CPIo / 1 20

10 11

1I

GND9I0F8I

7FCCV

B

&

=1

1

&

1

=1

ACDEF

G

HI

JGND

U

W

V

X

Y

ZLK

CCV

GAL 器件的应用与开发 (5)

(2) 分析输入、输出的逻辑关系，给出电路的逻辑描述B

&

=1

1

&

1

=1

ACDEF

G

HI

JGND

U

W

V

X

Y

ZLK

CCV

ABU

DCV

EFW

HGX JIJIJIY

KLLKLKZ

GAL 器件的应用与开发 (6)(3) 根据 FM 开发软件的语法格式，编写设计源文件

B

&

=1

1

&

1

=1

ACDEF

G

HI

JGND

U

W

V

X

Y

ZLK

CCV GAL16V8DESIGNED BY LI MING3/10/1999BASIC GATESB C D E F G H I J GNDK L Z Y X W V U A VCC

BAU DCV FEW /HGX /

JIJIY //LKLKZ ///

DESCRIPTION

器件型号设计说明信息引脚名表

逻辑方程

关键字

引脚名按器件引脚号递增顺序排列，引脚名之间用空格分开，不用引脚用 NC 表示

只能用于单个引脚名前{end}