Проблемы обеспечения корректности программ и аппаратуры Институт системного программирования Российской академии н http://www.ispras.ru Камкин Александр Сергеевич [email protected]кий физико-технический институт (государственный университет), 11 марта
26
Embed
Проблемы обеспечения корректности программ и аппаратуры
Институт системного программирования Российской академии наук http://www.ispras.ru . Проблемы обеспечения корректности программ и аппаратуры. Камкин Александр Сергеевич [email protected]. Московский физико-технический институт (государственный университет), 11 марта 2013 г. - PowerPoint PPT Presentation
Welcome message from author
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
Проблемы обеспечения корректности программ и
аппаратуры
Институт системного программирования Российской академии наукhttp://www.ispras.ru
// Код Verilogalways @(posedge CLK)begin if(state == 2’h0 && S) begin state <= 2’h1; delay <= 3’h6; end else if(state == 2’h1) begin delay <= delay – 3’h1; if(delay == 3’h0) begin state <= 2’h2; R1 <= 1’h1; end end else if(state == 2’h2) begin state <= 2’h3; R1 <= 1’h0; R2 <= 1’h1; end else if(state == 2’h3) begin state <= 2’h0; R2 <= 1’h0; endend
Статический анализ HDL-описанийalways @(posedge CLK)begin if(state == 3’h0 && S) begin state <= 2’h1; delay <= 3’h6; end else if(state == 3’h1) begin delay <= delay – 3’h1; if(delay == 3’h0) begin state <= 2’h2; R1 <= 1’h1; end end else if(state == 3’h2) begin state <= 2’h3; R1 <= 1’h0; R2 <= 1’h1; end else if(state == 3’h3) begin state <= 2’h0; R2 <= 1’h0; end else if(state == 3’h4) begin state <= 3’h0; endend
0
1
2
3
4
Sstate
delay 0delay= 0
Недостижимое состояние
Мертвый код
• Моделирование сетей на кристалле
• Вероятностный анализ работы сетей
• Доказательство отсутствия зависаний
• Генерация тестов по сетевым моделям
• Моделирование конвейеров
• Верификация многоядерных процессоров
Анализ коммуникационных сетейA.
Got
man
ov, S
. Cha
tterje
e, M
. Kish
inev
sky.
Ver
ifyin
g De
adlo
ck-F
reed
om o
f Com
mun
icati
on F
abric
s.
Актуальные проблемы
• Автоматическая генерация функциональных тестов на основе разного рода моделей
• Глубокий статический анализ Verilog-описаний цифровой аппаратуры (потенциальные ошибки, мертвый код и т.п.)
• Автоматический поиск зависаний (deadlocks) в микроархитектурных моделях процессоров
• Формальная верификация протоколов обеспечения когерентности памяти в многоядерных процессорах
• Распараллеливание верификации, обработка больших графов (генерация тестов и проверка моделей)
Основные работы отдела ТП• Создание технологий и инструментов
– Тестирование на основе моделей (UniTESK)– Проверка соответствия стандарту Linux Standard Base– Верификация драйверов Linux– Верификация микропроцессоров
• Разработка тестов и тестирование– Информационная система оператора связи– Операционные системы реального времени– Базовые библиотеки Linux (Linux Standard Base)– Сетевые протоколы IPv6, Mobile IPv6, IPsec– Отдельные модули компиляторов Intel– Микропроцессоры архитектуры MIPS / Elbrus
Контактная информация• Институт системного программирования РАН (ИСП РАН)