第四章 数字电子电路基础

123/4/20

第四章 数字电子电路基础

4.1数字电路的特点4.2数制和码制 4.3逻辑代数基础4.4逻辑门电路

223/4/20

4.1 数字电路的基础 4.1.1 模拟信号与数字信号 1 ．模拟信号：在时间和数值上都是连续变化的信号。 模拟电路：凡用来生产、加工和处理模拟电信号的电子电路称为模拟电路。 2 ．数字信号：在时间上、幅值上都是离散的、不连续的信号。 数字电路：凡用来生产、加工和处理数字电信号的电子电路称为模拟电路。

323/4/20

4.1.2 数字电路的特点

1 ．数字电路可以进行算术运算，，此时它大多采用二进制，只需处理 0 、 1 两个数符；数字电路也可进行逻辑运算与判断，此时它大多处理“二值逻辑”问题，例如“真”和“假”，“是”与“非”，“有”与“无”等。2 ．数字电路重点研究输入信号和输出信号之间的逻辑关系，它的数学分析工具是逻辑代数，描述电路逻辑功能的主要方法是逻辑变量的真值表、逻辑函数式，卡诺图、特性方程、状态转换表、时序图、逻辑电路图等。

423/4/20

4.2 数制与码制 4.2.1 常用计数制及其相互转换 1 ．十进位计数制简称十进制，它的特点是（ 1 ）有 10 个不同的数字符号 : 0、 1 、 2 、 …、 9 ，基数为 10。

（ 2 ）按“逢十进一”的原则计数，即 9+1=（ 10 ） 10。

（ 3 ）位权为 10i，基数的 i 次幂叫做第 i 位的位权。

523/4/20

任何一个十进制数度可以写成：其中 , di是 0 ～ 9 共 10个数字中的任意一个 , m是小数点右边的位数 , n是小数点左边的位数 , i是数位的序数。

i1n

mii

mm

11

00

2n2n

1n1n

10d10d...10d

10d...10d10dN

623/4/20

例如 , 345.21可表示为345.21=3×102+4×101+5×100+2×10-1+1×10-2一般而言 , 对于用 R 进制表示的数 N , 可以按权展开为

in

mii

mm

nn

nn

RaRaRa

RaRaRaN

11

1

00

22

11

...

...

式中 , ai 是 0 、 1 、 …、 （ R-1）中的任一个 , m、 n 是正整数 , R是基数。在 R 进制中 , 每个数字所表示的值是该数字与它相应的权Ri的乘积 , 计数原则是“逢 R 进一” 。

723/4/20

2 ．二进位计数制当 R=2 时 , 称为二进位计数制 , 简称二进制。在二进制数中 , 只有两个不同数码 : 0和 1, 进位规律为“逢二进一”。任何一个数 N, 可用二进制表示为

in

mii

mm

nn

nn

aaa

aaaN

22...2

2...221

11

00

22

11

例如 , 二进制数 1011.01 可表示为(1011.01)2=1×23+0×22+1×21+1×20+0×2-1+1×2-2

823/4/20

3 ．八进位计数制和十六进制计数制当 R=8 时 , 称为八进制。在八进制中 , 有 0 、 1 、2 、…、 7 共 8 个不同的数码 , 采用“逢八进一”的原则进行计数。如（ 503)8可表示为

(503)8=5×82+0×81+3×80当 R=16时 , 称为十六进制。在十六进制中 , 有 0 、1 、 2 、…、 9 、 A 、 B 、 C 、 D 、 E 、 F 共 16个不同的数码 , 进位方法是“逢十六进一”。 例如 , （ 3A8.0D） 16可表示为

（ 3A8.0D)16=3×162+10×161+8×160+0×16-1+ 13×16-2

923/4/20

4 、各种进制数间的相互转换（ 1 ）二、 八、 十六进制转换成十进制 ：按权展开法

（ 2 ）十进制数转换成二、八、十六进制数任意十进制数 N 转换成 R 进制数 , 需将整数部分和小数部分分开 , 采用不同方法分别进行转换 , 然后用小数点将这两部分连接起来。

1023/4/20

整数部分 : 除基取余法。

分别用基数 R 不断地去除 N 的整数 , 直到商为零为止 , 每次所得的余数依次排列即为相应进制的数码。最初得到的为最低有效数字 , 最后得到的为最高有效数字。

1123/4/20

小数部分 : 乘基取整法。 分别用基数 R(R=2、 8 或 16）不断地去乘 N 的小数 , 直到积的小数部分为零（或直到所要求的位数）为止 , 每次乘得的整数依次排列即为相应进制的数码。 最初得到的为最高有效数字 , 最后得到的为最低有效数字。

1223/4/20

4.2.2 二 - 十进制编码

所谓 BCD码就是用四位二进制代码来表示一位十进制数码。由于四位二进制码有0000， 0001，…， 1111等 16种不同的组合状态，故可以选择其中任意 10个状态以代表十进制中 0—9 的 10个数码，其余 6 种组合是无效的。因此，按选取方式的不同，可以得到不同的二—十进制编码。下面介绍 8421BCD码、余 3BCD码和 2421BCD码。

1323/4/20

1 ． 8421BCD码这种编码是选用四位二进制码的前 10个代码 0000—

1001来表示十进制的这 10个数码。2 ．余 3BCD码如果把 8421BCD码每个加上（ 0011） 2 ，就是余3BCD码。3 ． 2421BCD码其中 2421 BCD码最便于构成简单的单向计数器。 2421 BCD码和余 3 码一样具有互补性质，对减法运算特别有用，多用于数字化仪表中。

1423/4/20

4.3 逻辑代数基础

4.3.1 逻辑代数中的三种基本逻辑运算及常见的复 合逻辑运算 逻辑变量的基本逻辑运算只有三种： 与运算、或运算、非运算。

1523/4/20

1 、与运算

与运算的逻辑函数表达式为：为： F =AF =A··BB

实现与逻辑关系的电路称为与门。实现与逻辑关系的电路称为与门。与运算：与运算：““有有 00 出出 00 ，全，全 11 出出 11”” 。。

1623/4/20

2 ．或运算

或运算的逻辑函数表达式为为 F = A + B 实现或逻辑关系的电路称为或门。 或运算：“有 1 出 1 ，全 0 出 0” 。

1723/4/20

3 ．非运算

非运算的逻辑函数表达式为：为：

实现非逻辑关系的电路称为非门。非运算：“ 0 的非为 1 ， 1 的非为 0” 。

A 1 F

AF

1823/4/20

4 ．复合逻辑运算 实际的逻辑问题都由三种基本逻辑运算的组合来实现。 常见的复合逻辑运算有 : 与非、或非、与或非、异或、同或。

& 1

与非门 或非门

1923/4/20

& 1 =1 =1

同或门异或门与或非门

2023/4/20

4.3.2逻辑代数中的基本公式和定理 1 ．基本公式、定理：

2123/4/20

2 ．逻辑代数的三个基本法则 （ 1 ）代入法则：在任何一个逻辑等式中，如果将等式两边所有出现的某一变量的地方都代之以同一逻辑函数，等式仍然成立。 （ 2 ）对偶法则：对于任何一个逻辑表达式，如果将其中所有的“ · ” 换成“ +” ，“ +” 换成“ · ” ；“ 0”换成“ 1” ，“ 1” 换成“ 0” ，那么所得的函数是原函数的对偶式。 （ 3 ）反演法则：对于任何一个逻辑表达式，如果将其中所有的“ · ” 换成“ +” ，“ +” 换成“ · ” ；“ 0”换成“ 1” ，“ 1” 换成“ 0” ；反变量换成原变量，原变量换成反变量，那么所得的函数是原函数的反函数。

2223/4/20

4.3.3 逻辑函数及其表示方法

逻辑函数有 5 种表示形式： 真值表 逻辑表达式 卡诺图 逻辑图 波形图 只要知道其中一种表示形式，就可转换为其它几种表示形式。

2323/4/20

1 ．真值表 真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。 真值表列写方法：每一个变量均有 0 、 1 两种取值， n 个变量共有 2i 种不同的取值，将这2i 种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。

2423/4/20

2 ．函数表达式——由逻辑变量和“与”、“或”、“非”三种运算符所构成的表达式。3 ．逻辑图——逻辑图是由逻辑符号及它们之间的连线而构成的图形。

2523/4/20

【例 1】列出下列函数的真值表：解：该函数有两个变量，有 4 种取值的可能组合，将他们按顺序排列起来，即得真值表。可用真值表表示。

BABAL

2623/4/20

【例 2】由“三人表决”函数的真值表可写出逻辑表达式：

ABCCABCBABCAL

2723/4/20

【例 3】写出如图所示逻辑图的函数表达式。解：可由输入至输出逐步写出逻辑表达式：

ACBCABL

2823/4/20

4 ．波形图波形图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。

【例 4】画出下列函数式的波形图

CABCBABCACBAF

2923/4/20

例题函数式的波形图

3023/4/20

5 ．卡诺图卡诺图：将逻辑函数真值表中的各行排列成矩阵形式，在矩阵的左方和上方按照格雷码的顺序写上输入变量的取值，在矩阵的各个小方格内填入输入变量各组取值所对应的输出函数值，这样构成的图形就是卡诺图。

3123/4/20

二变量函数的卡诺图卡诺图：异或函数在变量 A 、 B 的取值分别为 10、 01所对应的小方格内填入 1 ，其余小方格内填入 0 （也可以空着不填）。

AB 0 1

0

1

0

0

1

1

异或函数的卡诺图

二变量函数的卡诺图

3223/4/20

三变量函数的卡诺图：

在变量 A 、 B 、 C 的取值分别为 000、 011、101、 110所对应的小方格内填入 1 ，便得到该函数的卡诺图。

CABCBABCACBAF

AAB

0

1

00 01 11 101 1

1 1

0 0

0 0

三变量函数的卡诺图

3323/4/20

四变量函数的卡诺图卡诺图：

DCBDAF

ABCD

00 01 11 10

00

0111

10

1

1 1

1

1

0 0 0

0 0

0 0 0

0 0 0

四变量函数的卡诺图

3423/4/20

4.3.4逻辑函数的化简方法

【逻辑函数化简的意义】逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。

3523/4/20

1.公式法（（ 11 ）并项法：）并项法：运用式 ，将两项合并为一项，消去一个变量。（ 2 ）吸收法：运用吸收律 A+AB=A，消去多余的与项。

1 AA

3623/4/20

（（ 33 ）消去法。）消去法。

（（ 44 ））配项法。

3723/4/20

2.卡诺图法最小项： n 个变量的逻辑函数中，包含全部变量的乘积项称为最小项。 n 变量逻辑函数的全部最小项共有 2n个。 任何一个逻辑函数表达式都可以转换为一组最小项和称为最小项表达式。

3823/4/20

卡诺图化简逻辑函数的过程：（ 1 ） 2 个相邻的最小项结合，可以消去1 个取值不同的变量而合并为 l 项。

（ 2 ） 4 个相邻的最小项结合，可以消去2 个取值不同的变量而合并为 l 项。

（ 3 ） 8 个相邻的最小项结合，可以消去3 个取值不同的变量而合并为 l 项。

3923/4/20

卡诺图合并最小项的原则（画圈的原则）（ 1 ）尽量画大圈，但每个圈内只能含有 2n（ n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。

（ 2 ）圈的个数尽量少。（ 3 ）卡诺图中所有取值为 1 的方格均要被圈过，即不能漏下取值为 1 的最小项。

（ 4 ）在新画的包围圈中至少要含有 1 个末被圈过的 1 方格，否则该包围圈是多余的。

4023/4/20

卡诺图化简逻辑函数的步骤：（ 1 ）画出逻辑函数的卡诺图。（ 2 ）合并相邻的最小项，即根据前述原则画圈。

（ 3 ）写出化简后的表达式。每一个圈写一个最简与项，规则是，取值为 l 的变量用原变量表示，取值为 0 的变量用反变量表示，将这些变量相与。然后将所有与项进行逻辑加，即得最简与—或表达式。

4123/4/20

【 例 5】用卡诺图化简函数：

DCBAABDDCACF

DBABCF 解：用如图所示的卡诺圈，得

4223/4/20

4.4逻辑门电路

4.4.1 分立元件门电路逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。

4323/4/20

逻辑 0 和 1 ： 电子电路中用高、低电平来表示。获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。

4423/4/20

1 ．二极管与门 当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。与门表达式： F=A·B

二极管与门及其真值表

4523/4/20

2.二极管或门或门表达式： F=A+B

二极管或门及其真值表

4623/4/20

3.三极管反相器（非门） 非门函数表达式： AF

真值表输入 输出

A F0 1

01

三极管非门及其真值表

4723/4/20

4.4.2 TTL集成门电路

TTL 与非门电路结构

4823/4/20

1.TTL与非门结构与原理（ 1 ）输入全为高电平 3.6V时： T2 、 T3导通， VB1=0.7×3=2.1（ V ），由于 T3饱和导通，输出电压为：VO=VCES3≈0.3V这时 T2也饱和导通，故有VC2=VE2+ VCE2=1V。使 T4 和二极管 D 都截止。

4923/4/20

（ 2 ）输入有低电平 0.3V 时：该发射结导通， VB1=1V。所以 T2 、 T3 都截止。由于 T2截止，流过 RC2的电流较小，可以忽略，所以 VB4≈VCC=5V ，使 T4 和 D 导通，则有： VO≈VCC - VBE4-VD=5-0.7-0.7=3.6（ V ）。综合上述两种情况，该电路满足与非的逻辑功能，即：

CBAL

5023/4/20

2 ． TTL门电路的传输特性门电路的输出电压岁输入电压的变化关系。3 ． TTL门电路输入特性【输入伏安特性】门电路输入电流与输入电压之间的关系。【输入负载特性】 TTL输入端接较大的电阻为高电平（开门电阻），接较小的电阻（关门电阻）为低电平。

5123/4/20

4 ． TTL门电路输出特性 门电路输出高电平带拉电流负载，输出低电平带灌 电流负载。 拉电流负载不能使输出高电平下降到最低高电平； 灌电流负载不能使输出低电平上升到最高低电平。 否则电路的逻辑功能就会出现错误。5 ． TTL门电路多余输入电的处理 TTL输入端悬空为高电平，但电路易受到干扰。 TTL多余输入端通过电阻（ 1 ～ 3K）接 Vcc为高电平； TTL多余输入端接地为低电平； 可与其它输入端并接。

5223/4/20

6 ．集电极开路门（ OC门） OC门为集电极开路门，这一系列门电路，可以使输 出端并接形成线逻辑，并通过上拉电阻与电源连接。7.TTL三态门 电路的输出有高阻态、高电平和低电平 3 种状态。（ 1 ） E ＝ 0 时，输出端开路，电路处于高阻状态。（ 2 ） E ＝ 1 时，电路输出与输入的逻辑关系和一般反相 器相同

三态门逻辑符号

5323/4/20

8 ．典型 TTL集成门电路 例： 74LS00内含 4 个两输入端的与非门，电 源线及地线公用。 74LS00的引脚 74LS20的引 脚 74LS20内含两个4 输入端的与非门，电源 线及线公用。

5423/4/20

5523/4/20

4.4.3 CMOS集成门电路

1 ． CMOS非门（ 1 ） uA ＝ 0V时， VN截止， VP导通。输出电压 uF ＝ VDD＝ 10V。

（ 2 ） uA ＝ 10V时， VN导通， VP截止。输出电压 uF ＝ 0V。

5623/4/20

2 ． CMOS门电路 用 CMOS反相器可以组成 CMOS与、或、非等系列门电路。 CMOS漏极开路门、电平转换器、三态门、 CMOS传输门等。3 ． CMOS电路使用注意事项 注意静电保护，严防栅极击穿损坏 正确识别输入输出端，并正确连接 正确连接，注意开关机顺序 输入信号规范，输入保护电路加限流措施 与插接件线连的 CMOS输入端，应设置 50～ 100K的输入端下拉或上拉电阻。

5723/4/20

作业： 2 、 5 、 9 、 10、 11、 13、 15、 19、 25、 27、 28、 30