ALTERA Cyclone II
Post on 22-Jan-2016
41 Views
Preview:
DESCRIPTION
Transcript
ALTERA Cyclone II
• 4608 – 68416 LE• až 1152 Kbitů RAM• konfigurace pomocí sériového rozhraní• podpora více I/O standardů• až 4 PLL• až 16 globálních hodin• podpora externích pamětí RAM• vestavěné 18x18 bitové násobičky
Přehled
Funkční popis• řádkové a sloupcové propojení mezi LAB,
pamětí a násobičkami• každý LAB (logic aray block) se skládá z 16 LE (logic
element) , bloky jsou v řádcích a sloupcích• M4K dual port paměť se 4kbity (4608b),
bloky mezi určitými LABs• I/O piny ovládané IOE (IO element) umístěné na
koncích řádků a sloupců LAB• násobičky mohou pracovat jako dvě 9x9b
nebo jedna 18x18b
Blokový diagram
Přehled
Struktura a propojení LAB
LAB
• každý LAB obsahuje 16 LE, kontrolní signály, lokální spojení, LUT (look up table) (logická funkce) a registry
• lokální spojení lze provést v rámci LAB nebo se sousedními LAB, M4K RAM, PLL nebo IOE
Lokální spojení
Přehled řídících signálů
LE logic element
• obsahuje čtyřvstupovou LUT (log. funkce)
• programovatelný registr (D,T,JK,SR), řetězec carry
• podporuje dynamické přičítání a odčítání bitů
• všechny typy propojení:lokální, řádkové, sloupcové, řetězení LUT, řetězení registrů a přímé propojení
• pracuje v normálním nebo aritmetickém módu
LE logic element
LE normální módvhodný pro realizaci logických a kombinačních funkcí
LE aritmetický módvhodný pro realizaci sčítaček, čítačů, komparátorů ...
R4 a R24 interconnecthorizontální spojení přes 4(R4) nebo až 24(R24) sloupců
C4 a C16 interconnect
vertikální spojení přes
4(C4) nebo až 16(C16)
řádků
Paměť
• bloky 4608 bitů RAM
• 250 MHz
• true dual port, siple dual port, single port
• možný byte přístup
• shift registr a FIFO buffer
• paritní bity
• různé hodinové módy
Paměť
Hodiny
• až 16 vstupních pinů pro hodiny• až 16 globálních hodin• PLL výstupy a dual purpose clock piny (až
20) mohou také řídit hodiny• hodiny lze zavést do všech bloků LE, IOE,
M4K RAM• dynamické povolování hodin a výběr zdroje
hodin
Hodiny
Vestavěné násobičky
• optimalizované pro DSP funkce (FIR filtry, FFT, ...)
• funkce 18x18b nebo dvě násobičky 9x9b • obsahuje vstupní a výstupní obvody a
registry• násobení se znaménkem nebo bez • propojení R4, C4 nebo přímé v řádku
Propojení násobičky
I/O vlastnosti• vyhovuje 3,3V, 32/64bit, 33/66MHz PCI • JTAG(Joint Test Action Group) a BST(boundary-scan test) podpora• třístavové budiče• nastavení rychlosti přeběhu• programovatelný pull up rezistor• programovatelné zpoždění• nastavitelný výstup jako otevřený kolektor• nastavení výstupního napětí a proudu (3,3V, 2,5V,
1,8V, 2-24mA podle IO standardu)• 1,5 – 3,3V tolerantní vstupy
I/O propojení
I/O struktura
IO podporované standardy
top related