YOU ARE DOWNLOADING DOCUMENT

Please tick the box to continue:

Transcript
Page 1: OGLEDNI PROCESOR

OGLEDNI PROCESOR

(MIKROPROGRAMIRANJE)

Page 2: OGLEDNI PROCESOR

Na osnovu ranije rečenog iz:

• -    brojnih sistema,• -    Booleove algebre, i• - logičkih i sekvencijalnih

struktura ...

• OGLEDNI PROCESOR – jednostavan procesor opšte namjene

Page 3: OGLEDNI PROCESOR
Page 4: OGLEDNI PROCESOR

Skup registara

• 0, +1 i -1 sadrže naznačene konstante, • PC - programski brojač,• AC - akumulator,• SP - pokazivač na stek,• IR - instrukcijski registar,• TIR - privremeni instrukcijski registar,• AMASK - adresna maska ,• SMASK - maska steka,• A do F - registri opšte namjene.

Page 5: OGLEDNI PROCESOR

16-bitna ALU

• aritmetičko sabiranje (A + B),• logičko množenje (AB),• propuštanje ulaza A na izlaz (A), i• invertovanje vrijednosti sa ulaza A

(/A)• N i Z flagovi

• dva 16-bitna latcha sprječavaju oscilovanje kao pri A:= A + B !!!

Page 6: OGLEDNI PROCESOR

Za vezu sa vanjskom memorijom

• MAR – memorijski registar adresa, i• MBR – memorijski bafer podataka

• Memorijski ciklusi čitanja i pisanja

(I NIŠTA VIŠE!!!)

Page 7: OGLEDNI PROCESOR

Upravljački signali => mikroinstrukcije

61 upravljački signal:• 16 signala za ispis sadržaja iz registara na A-

sabirnicu,• 16 signala za ispis sadržaja iz registara na B-

sabirnicu,• 16 signala za upis sa C-sabirnice u registre,• 2 signala za upravljanje latchevima A i B,• 2 signala za upravljanje ALU-om,• 2 signala za upravljanje shifterom,• 4 signala za upravljanje MAR-om i MBR-om,• 2 signala za čitanje i pisanje vanjske memorije i• 1 signal za upravljanje AMUX multiplekserom.

Page 8: OGLEDNI PROCESOR

Upravljački signali => mikroinstrukcije (2)

• MAŠINSKI CIKLUS

• = jedno stanje upravljačkih sihnala

• = osnovni ciklus na putu podataka

• MEMORIJSKI CIKLUS počinje mašinskim ciklusom u kome se vrši upis adrese u MAR i aktivira RD ili WR

Page 9: OGLEDNI PROCESOR

Upravljački signali => mikroinstrukcije (3)

• smanjivanje broja potrebnih upravljačkih signala (dekoderi “4 u 16” omogućavaju smanjanje sa 3x16 na 3x4 – 61 na 25!!!)

• L0 i L1 aktiviraju u svakom mašinskom ciklusu uvijek u isto vrijeme...

• dodatni signal ENC o(ne)mogućava upis sa C sabirnice u registre

Page 10: OGLEDNI PROCESOR

Upravljanje AMUX – om

A0 Ulaz u ALU

01

A-latchMBR

Page 11: OGLEDNI PROCESOR

Upravljanje ALU-om

F1 F0 Izlaz iz ALU-a

0011

0101

A+BA B

A/A

Page 12: OGLEDNI PROCESOR

Upravljanje šift-registrom

S1 S0 Operacija

0011

0101

bez pomjeranjapomjeranje

udesnopomjeranje

ulijevone koristi se

Page 13: OGLEDNI PROCESOR

Upravljanje MBR-om

M1 Upis iz šiftera u MBR

01

NEDA

Page 14: OGLEDNI PROCESOR

Upravljanje MAR-om

M0 Upis iz B-latcha u MAR

01

NEDA

Page 15: OGLEDNI PROCESOR

Upravljanje upisom iz memorije u MBR

RD Upis iz memorije u

MBR01

NEDA

Page 16: OGLEDNI PROCESOR

Upraljanje upisom iz MBR u memoriju

WR Upis iz MBR u memoriju

01

NEDA

Page 17: OGLEDNI PROCESOR

Upravljanje upisom u registre

ENC Upis u register sa C sabirnice

01

NEDA

Page 18: OGLEDNI PROCESOR

Upravljanje upisom u registre (2)

• -  4-bitno polje C = 0000 do 1111 - bira jedan od 16 registara za upis sa C sabirnice (ako je ENC=1)

• -  4-bitno polje B = 0000 do 1111 - bira jedan od 16 registara za čitanje

• -  4-bitno polje A = 0000 do 1111 - izabira jedan od 16 registara za čitanje

Page 19: OGLEDNI PROCESOR

MIKROINSTRUKCIJA!!!

Page 20: OGLEDNI PROCESOR

Osnovni ciklus na putu podataka:

• upis vrijednosti u latcheve A i B,• zadrška dok ALU i ŠIFTER obave

posao, i• smještaj rezultata• + jedan ciklus za dobavljanje sljedeće

mikroinstrukcije

• 4 (pod)ciklusa!!!

Page 21: OGLEDNI PROCESOR

4 (pod)ciklusa => 4-fazni clock!

Page 22: OGLEDNI PROCESOR

U 4 podciklusa se dešava sljedeće:

1. upis sljedeće mikroinstrikcije u MIR (Mikro-Instrukcijski-Registar!!!),

2. upis sadržaja izabranih registara u latcheve A i B,

3. "trošenje vremena" kako bi ALU i ŠIFTER obavili svoj posao ili upis u MAR (ako je potrebno), i

4. upis rezultata sa C sabirnice u izabrani registar ili u MBR (zavisno od potrebe).

Page 23: OGLEDNI PROCESOR
Page 24: OGLEDNI PROCESOR

Procesor = put podataka + upravljačka struktura

• upravljačka memorija 256x32 bita

• njen adresni registar je MPC

• njen registar podataka je MIR

Page 25: OGLEDNI PROCESOR

Redoslijed događaja u podciklusima 1 i 2

- u MIR se iz upravljačke memorije kopira mikroinstrukcija sa adrese iz MPC-a i ne mijenja se tokom ostala 3 podciklusa bez obzira na stanje u MPC-u.

- MIR kontroliše put podataka - A i B dekoderi određuju registre, CLOCK aktivira latcheve A i B dajući ALU-u stabilne podatke - istovremeno (paralelizam!) INKREMENTER računa MPC+1 za sljedeći ciklus.

Page 26: OGLEDNI PROCESOR

Redoslijed događaja u podciklusima 3 i 4

- ALU-u i SHIFTER-u se ostavlja dovoljno vremena da odrade posao (CARRY - propagacija itd.). AMUX polje u mikroinstrukciji određuje šta će biti lijevi ulaz u ALU, desni ulaz je uvijek B-latch. Dok ALU i SHIFTER rade, MAR se upisuje sa B sabirnice ako je "MAR" polje u mikroinstrukciji u "1".

- U četvrtom podciklusu podatak sa C sabirnice se upisuje u izabrani registar (ako je ENC=1) ili u MBR (ako je "MBR"=1).

Page 27: OGLEDNI PROCESOR

Za upis u neki registar postoje 3 uslova:

• -  da je ENC=1,• -  da je u toku 4. podciklus, i• - da je registar izabran "C" poljem

mikroinstrukcije


Related Documents