OGLEDNI PROCESOR

OGLEDNI PROCESOR(MIKROPROGRAMIRANJE)

Na osnovu ranije reenog iz: -brojnih sistema,-Booleove algebre, i-logikih i sekvencijalnih struktura ...

OGLEDNI PROCESOR jednostavan procesor opte namjene

Skup registara0, +1 i -1 sadre naznaene konstante,PC - programski broja,AC - akumulator,SP - pokaziva na stek,IR - instrukcijski registar,TIR - privremeni instrukcijski registar,AMASK - adresna maska ,SMASK - maska steka,A do F - registri opte namjene.

16-bitna ALUaritmetiko sabiranje (A + B),logiko mnoenje (AB),proputanje ulaza A na izlaz (A), iinvertovanje vrijednosti sa ulaza A (/A)N i Z flagovidva 16-bitna latcha sprjeavaju oscilovanje kao pri A:= A + B !!!

Za vezu sa vanjskom memorijom MAR memorijski registar adresa, iMBR memorijski bafer podataka

Memorijski ciklusi itanja i pisanja (I NITA VIE!!!)

Upravljaki signali => mikroinstrukcije61 upravljaki signal:16 signala za ispis sadraja iz registara na A-sabirnicu,16 signala za ispis sadraja iz registara na B-sabirnicu,16 signala za upis sa C-sabirnice u registre,2 signala za upravljanje latchevima A i B,2 signala za upravljanje ALU-om,2 signala za upravljanje shifterom,4 signala za upravljanje MAR-om i MBR-om,2 signala za itanje i pisanje vanjske memorije i1 signal za upravljanje AMUX multiplekserom.

Upravljaki signali => mikroinstrukcije (2)MAINSKI CIKLUS= jedno stanje upravljakih sihnala = osnovni ciklus na putu podataka

MEMORIJSKI CIKLUS poinje mainskim ciklusom u kome se vri upis adrese u MAR i aktivira RD ili WR

Upravljaki signali => mikroinstrukcije (3)smanjivanje broja potrebnih upravljakih signala (dekoderi 4 u 16 omoguavaju smanjanje sa 3x16 na 3x4 61 na 25!!!)L0 i L1 aktiviraju u svakom mainskom ciklusu uvijek u isto vrijeme...dodatni signal ENC o(ne)moguava upis sa C sabirnice u registre

Upravljanje AMUX om

Upravljanje ALU-om

Upravljanje ift-registrom

Upravljanje MBR-om

Upravljanje MAR-om

Upravljanje upisom iz memorije u MBR

Upraljanje upisom iz MBR u memoriju

Upravljanje upisom u registre

Upravljanje upisom u registre (2)- 4-bitno polje C = 0000 do 1111 - bira jedan od 16 registara za upis sa C sabirnice (ako je ENC=1)- 4-bitno polje B = 0000 do 1111 - bira jedan od 16 registara za itanje-4-bitno polje A = 0000 do 1111 - izabira jedan od 16 registara za itanje

MIKROINSTRUKCIJA!!!

Osnovni ciklus na putu podataka: upis vrijednosti u latcheve A i B,zadrka dok ALU i IFTER obave posao, ismjetaj rezultata+ jedan ciklus za dobavljanje sljedee mikroinstrukcije 4 (pod)ciklusa!!!

4 (pod)ciklusa => 4-fazni clock!

U 4 podciklusa se deava sljedee:upis sljedee mikroinstrikcije u MIR (Mikro-Instrukcijski-Registar!!!),upis sadraja izabranih registara u latcheve A i B,"troenje vremena" kako bi ALU i IFTER obavili svoj posao ili upis u MAR (ako je potrebno), iupis rezultata sa C sabirnice u izabrani registar ili u MBR (zavisno od potrebe).

Procesor = put podataka + upravljaka strukturaupravljaka memorija 256x32 bita

njen adresni registar je MPCnjen registar podataka je MIR

Redoslijed dogaaja u podciklusima 1 i 2- u MIR se iz upravljake memorije kopira mikroinstrukcija sa adrese iz MPC-a i ne mijenja se tokom ostala 3 podciklusa bez obzira na stanje u MPC-u.- MIR kontrolie put podataka - A i B dekoderi odreuju registre, CLOCK aktivira latcheve A i B dajui ALU-u stabilne podatke - istovremeno (paralelizam!) INKREMENTER rauna MPC+1 za sljedei ciklus.

Redoslijed dogaaja u podciklusima 3 i 4- ALU-u i SHIFTER-u se ostavlja dovoljno vremena da odrade posao (CARRY - propagacija itd.). AMUX polje u mikroinstrukciji odreuje ta e biti lijevi ulaz u ALU, desni ulaz je uvijek B-latch. Dok ALU i SHIFTER rade, MAR se upisuje sa B sabirnice ako je "MAR" polje u mikroinstrukciji u "1".- U etvrtom podciklusu podatak sa C sabirnice se upisuje u izabrani registar (ako je ENC=1) ili u MBR (ako je "MBR"=1).

Za upis u neki registar postoje 3 uslova:

-da je ENC=1,-da je u toku 4. podciklus, i- da je registar izabran "C" poljem mikroinstrukcije