Embedded Systems (1) - Hochschule Düsseldorf · PDF fileEmbedded Systems 1 29.11.2017 ... Embedded Systems ?? Ja, ... XMEGA Training: Analog to Digital Converter (ADC)

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 1

Embedded Systems I

Ulrich Schaarschmidt

FH Dsseldorf, WS 2017/18

Themen am 29.11.2017: neue Baugruppen (z.B. DMA, Eventsystem, Watchdog,

Pull-Up/Pull-Down, Boot-Speicher)

Bitte OHP-/Tafel-Notizen selbst mitschreiben! ES1d_17_V7

29.11.2017

Embedded Systems ??

Ja, kreative Ingenieure sind auch verspielt

(c) U.G. Schaarschmidt, HS D 2

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 2

Der wahre Dickstrmer

17.05.2017 U.G. Schaarschmidt - HS-D 3

29.11.2017 (c) U.G. Schaarschmidt, HS D 4

Literaturhinweise

Inneltek, nn.:

Atmel AVR XMEGA

Workshop am 05.11.09

Atmel, nn.:

Atmel Traning: XMEGA Basics

Workshop am 05.11.09

Atmel, nn.:

Atmel Training DMAC

Workshop am 05.11.09

Atmel, nn.:

Atmel Traning: XMEGA Event System Hands-on

Workshop am 05.11.09

Atmel, nn.:

AVR_AVR32_ Quick Reference Guide.pdf

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 3

29.11.2017 (c) U.G. Schaarschmidt, HS D 5

Literaturhinweise

Atmel, nn.:

Atmel AVR XMEGA A Manual

Atmel Datenblatt

Atmel, nn.: AVR XMEGA (TM ) PMIC Introduction

XMEGA Training: Programmable Multilevel Interrupt Controller

Atmel, nn.:

Getting Started With the XMEGA Event System

Atmel AN AVR1001

Atmel, nn.:

AVR XMEGA Analog to Digital Converter Introduction

XMEGA Training: Analog to Digital Converter (ADC)

Atmel, nn.: XMEGA-ADC-Hands-on.pdf

Quellenhinweise

Cullen, Gerard; Editor, Staff of Geist Technology:

Low-Cost Web Servers (Web-Enable Almost Anything for Almost

Nothing)

www.geisttek.com

www.atmel.com/dyn/products/datasheets.asp?family_id=682

http://de.wikipedia.org/wiki/Atmel_AVR32

http://www.avrfreaks.net/wiki/

http://www.avrtv.com/2007/06/29/avrtv-special-002/

http://myavr.de/

http://www.t2-project.org/architectures/avr32/?architectures/avr32.html

Tanenbaum, Andrew S.: Computerarchitektur; 5. Aufl. 2006 Pearson

Studium

29.11.2017 (c) U.G. Schaarschmidt, HS D 6

http://www.geisttek.com/http://www.atmel.com/dyn/products/datasheets.asp?family_id=682http://de.wikipedia.org/wiki/Atmel_AVR32http://www.avrfreaks.net/wiki/http://www.avrtv.com/2007/06/29/avrtv-special-002/http://www.avrtv.com/2007/06/29/avrtv-special-002/http://www.avrtv.com/2007/06/29/avrtv-special-002/http://www.avrtv.com/2007/06/29/avrtv-special-002/http://www.avrtv.com/2007/06/29/avrtv-special-002/http://myavr.de/http://www.t2-project.org/architectures/avr32/?architectures/avr32.htmlhttp://www.t2-project.org/architectures/avr32/?architectures/avr32.htmlhttp://www.t2-project.org/architectures/avr32/?architectures/avr32.html

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 4

Spezielle Atmel - Websites

http://www.atmel.com/avr

Selection Guides, Data Sheets and Errata Sheets

Application Notes and Reference Library

Atmel and Third Party ToolsS

Software, User Guides

Consultants, Distributors and Atmel Representatives

http://support.atmel.no

Official Atmel MCU technical support center with FAQ and email notification

service

http://www.avrtv.com

Official AVR podcasts

http://www.avrfreaks.net

AVR Experts Discussion Forum, Selection Guides for Tools and Products, Third

Party Tools Information, FAQs

29.11.2017 (c) U.G. Schaarschmidt, HS D 7

Quellenhinweise

Yiu, Joseph:

The Definitive Guide To ARM Cortex-M0+ Processors

2nd. Ed. 2015, Newnes, Elsevier

Furber, Steve:

ARM Rechnerarchitekturen fr System-on-Chip-Design

Mitp-Verlag Bonn (Pearson Education Ltd.) 2002

www.arm.com

http://www.cs.man.ac.uk/

Gadre, Dhananjay V.; Gupta, Sartak:

Getting Started with TIVA ARM Cortex M4 microcontrollers

(A Lab Manual for TIVA Launch Pad Evaluation kit)

Springer (India) Pvt. Ltd. , 2018

17.05.2017 U.G. Schaarschmidt - HS-D 8

http://www.arm.com/http://www.cs.man.ac.uk/http://www.cs.man.ac.uk/

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 5

Literatur und

Quellnachweise

O.v. Fragstein; S. Kundt:

ARM Cortex

Ausarbeitung im Fach Prozessor- und Rechnerarchitektur, 2011

R. Fischer:

ARM Cortex M- Serie (M0/M0+, M3, M4)

Ausarbeitung im Fach Prozessor- und Rechnerarchitektur, 2012

NXP-semiconductor

R. Aydin:

Cortex M0 und Cortex M0+

Ausarbeitung im Fach Prozessor- und Rechnerarchitektur, 2013

Nn. Infineon: http://www.infineon.com/KIT_XMC_2GO_XMC1100_V1

17.05.2017 U.G. Schaarschmidt - HS-D 9

Einige Key Benefits

herausgehoben und erlutert

DMA -> Direct Memory Access

direkter Zugriff auf das Speichersystem

OHNE die CPU zu belasten (d.h., dass

die CPU schlafen (Energie sparen)

oder etwas ganz anderes

machen/rechnen kann).

29.11.2017 (c) U.G. Schaarschmidt, HS D 10

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 6

DMA direct memory access

29.11.2017 (c) U.G. Schaarschmidt, HS D 11

DMA-Controller

29.11.2017 (c) U.G. Schaarschmidt, HS D 12

[ http://www.atmel.com/products/microcontrollers/avr/xmega_technical_details.aspx ]

http://www.atmel.com/products/microcontrollers/avr/xmega_technical_details.aspxhttp://www.atmel.com/products/microcontrollers/avr/xmega_technical_details.aspxhttp://www.atmel.com/products/microcontrollers/avr/xmega_technical_details.aspx

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 7

Xmega - Event-System

29.11.2017 (c) U.G. Schaarschmidt, HS D 13

[AVR1005: Getting started with XMEGA]

Event-System

29.11.2017 (c) U.G. Schaarschmidt, HS D 14

8 Event Routing Channels

CPU and DMA independent operation

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 8

AVR XMEGA

TM Demo

SRAM

Buffer

Timer Trigger

Event System Event Channel 0 Event Channel 1

... Event Channel 7

PORT

DMA

Trigger

Source

A timer triggers a DMA transfer from a SRAM buffer to

a port in an endless loop without CPU load.

29.11.2017 15 (c) U.G. Schaarschmidt, HS D

Packaging Range 1/2

29.11.2017 (c) U.G. Schaarschmidt, HS D 16

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 9

Packaging Range 2/2

29.11.2017 (c) U.G. Schaarschmidt, HS D 17

AVR XMEGA is delivered in diff. package

options, including fully green versions

29.11.2017 (c) U.G. Schaarschmidt, HS D 18

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 10

Boot-Programmspeicher

29.11.2017

[Schmitt]

(c) U.G. Schaarschmidt, HS D 19

Boot-Programmspeicher

29.11.2017

Externe Programmiereinrichtung:

Im Labor programmieren wir

normalerweise mit einer externen

Programmiereinrichtung (bei uns ein

STK500, AVR-ISP oder JTAG). Das

Programm wird in den Flash-Speicher

bzw. vorbesetzte Daten in das EEPROM

geschrieben. Dies funktioniert fr alle

Atmel-AVR-Bausteine. (c) U.G. Schaarschmidt, HS D 20

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 11

Boot-Programmspeicher

29.11.2017

Interne Programmiereinrichtung =

Selbstprogrammierung:

In der AT Mega-Familie gibt es im Programm-

Flash einen extra Bootbereich. Ein dort

untergebrachtes Bootprogramm kann mittels

des SPM-Befehls (Store Program Memory) den

Anwenderprogrammbereich im Flash

programmieren oder modifizieren. Die Gre

des Bootbereichs wird durch Lockbits

(Verriegelung) konfiguriert.

(c) U.G. Schaarschmidt, HS D 21

Watchdog was ist das?

29.11.2017

[Schmitt]

Ein Watchdog-(Timer; Wachhund) dient dazu,

Fehlerzustnde wie z.B. Endlosschleifen abzubrechen

und den MC wie beim Einschalten der

Betriebsspannung bzw. einem Reset neu zu starten.

Dabei wird die Peripherie zurckgesetzt und der auf

Adresse $0000 (Interrupt-Vektortabelle) liegende Befehl

ausgefhrt.

Das WDTCR-Register stellt die Wartezeit (Timeout) bis

zum Auslsen des Watchdog-Reset ein, wenn der Timer

nicht vorher mit dem Befehl WDR (Watch Dog Reset)

zurckgesetzt wurde, was in einem anstndigen

Programm regelmig gemacht werden muss.

(c) U.G. Schaarschmidt, HS D 22

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 12

Watchdog was ist das?

29.11.2017

[Schmitt]

(c) U.G. Schaarschmidt, HS D 23

29.11.2017

Watchdog - Register

(c) U.G. Schaarschmidt, HS D 24

Embedded Systems 1 29.11.2017

HS Dsseldorf (c) U.Schaarschmidt 13

29.11.2017

Watchdog MCU Control /

Status Register

(c) U.G. Schaarschmidt, HS D 25

WDTCR Watch Dog Timer

Control Register

29.11.2017

[Schmitt]

(c) U.G. Schaarschmidt, HS D 26

Embedded Sy