Top Banner

of 107

COMPUERTAS LOGICAS.pptx

Jan 14, 2016

ReportDownload

Documents

Diapositiva 1

Especialidad:Instructor: Jess M. Tarn FontesMayo 18- 2015UNIDAD TEMATICA IISistemas DigitalesCompuertas Lgicas y lgebra booleana

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosUNIDAD TEMATICA I: Fundamentos de circuitos lgicosOBJETIVO: El alumno realizar la deteccin y localizacin de fallas mediante los principios de la lgica digital, para la eliminacin de errores de funcionamiento en circuitos digitales combinacionales.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosCOMPUERTAS LGICAS Y ALGEBARA BOOLEANAOBJETIVOSAl terminar este temaAnalizar el circuito inversorTablas de verdad para AND, NAND, OR y NOR y construirlasDibujar diagramas de temporizacin para las diversas compuertasEscribir la expresin booelana para las diversas compuertasImplementar circuitos lgicos con el empleo de las compuertasSimplificar circuitos lgicos complejos mediante la aplicacin de varias reglas y leyes del A.B.Simplificar ecuaciones booleanas complejas aplicando el teorema de DeMorgan.Emplear cualquiera de las compuertas universales (NAND o NOR) para implantar el circuito representado por una expresin booleana.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-1 CONSTANTES Y VARIABLES BOOLEANAS

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-2 TABLAS DE VERDAD

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-1 OPERACIN OR

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosOtro ejemplo considere la expresin:

Aqu, los dos trminos tienen las variables A y B en comn. De manera que AB se puede factorizar en ambos trminos. Esto es:

Los teoremas (9) a (13) se pueden recordar fcilmente y son de uso sencillo, ya que son idnticos a los del algebra ordinaria. Cada uno se puede demostrar ensayando todos los casos posibles para x y y. Esto se ilustra por el teorema (14) como sigue:Caso 1. Para x = 0, y y = 0

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosCompuerta AND En la Fig 3-7(b) se muestra, en forma simblica, una compuerta AND de dos entradas. La salida es igual al producto AND de las entradas lgicas; es decir, x = AB. En otras palabras, la compuerta AND es un circuito que opera en forma tal que su salida es ALTA slo cuando todas las entradas son ALTAS. En todos los otros casos la salida de la AND es BAJA.Todo lo anterior aplica para compuertas AND de mas entradas.

ABC00000010010001101000101011001111

Fig. 3-8 (a) T de V y smbolo para una compuerta AND de tres entradas

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosResumen de la operacin ANDLa operacin AND se ejecuta exactamente igual que la multiplicacin ordinaria de unos y ceros.Una salida igual a 1 ocurre slo en el caso de que todas las entradas sean 1.La salida es cero en cualquier caso donde una o ms entradas sean 0.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-4Para las formas de onda de entrada en la figura 3-9, determine la salida x de la compuerta AND.ABx001101 t0 t1 t2 t3 t4 t5 t6 t7

Fig. 3-9 Ejemplo 3-4

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-5 ADetermine la onda de salida de la compuerta AND que se muestra en la Fig. 3-10

Fig. 3-10 Ejemplo 3-5

ABx

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-5 BQu le suceder a la onda de salida de x de la Fig. 3-10 si la entrada B se conserva en el nivel 0?SolucinManteniendo B en BAJO, la salida x permanecer en BAJO. Esto se puede razonar de dos formas diferentes:Con B = 0 tenemos x = AB = A.0=0, ya que cualquier nmero que se multiplique (se opere con AND) por 0 ser 0. Otra manera de apreciar esto es que una compuerta AND requiere que todas las entradas sean ALTAS a fin de que la salida sea ALTA tambin y esto no puede suceder si B se mantiene en BAJO.

AB

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOCul es la nica combinacin de entradas que producir un estado ALTO en la salida de una compuerta AND de cinco entradas?Qu nivel lgico debe aplicarse a la segunda entrada de una compuerta AND de dos entradas si la seal lgica en la primera entrada se inhibe de llegar a la salida?Cierto o falso: La salida de una compuerta AND siempre deferir de la salida de una OR, en las mismas condiciones de entrada.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-5 OPERACIN NOTLa operacin NOT difiere de las operaciones OR y AND en que sta puede efectuarse con una sola variable de entrada. Por ejemplo, si la variable A se somete a la operacin NOT, el resultado x se puede expresar como

Donde la barra sobrepuesta representa la operacin NOT. Esta expresin se lee x es igual a NO A o x es igual a la inversa de A, o tambin x es igual al complemento de A. Cada una de stas se utiliza frecuentemente y todas indican que el valor lgico de es opuesto al valor lgico de A. La T de V de la Fig. 3-11(a) aclara esto en los dos casos, cuando A = 0 y A = 1. Esto es

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosCircuito NOT (INVERSOR) La Fig. 3-11(b) muestra el smbolo de un circuito NOT, al cual se la llama comnmente INVERSOR. Este circuito siempre tiene una sola entrada y su nivel lgico de salida siempre es contrario al nivel lgico de esta entrada. La Fig. 3-11(c ) muestra la forma en que el INVERSOR afecta una seal de entrada. Invierte (complementa) la seal de entrada en todos los puntos de la onda.

AX=A0110A01A01(a)(b)(c)Fig. 3-11 (a) T de V; (b) smbolo para el INVERSOR (circuito NOT); ( c) muestra la forma de onda correspondiente

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosResumen de operaciones booleanas. Las reglas para las operaciones OR, AND y NOT se pueden resumir como sigue:OR0+0 = 00+1 = 11+0 = 11+1 = 1AND00 = 001 = 010 = 011 = 1NOT

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOLa salida del INVERSOR de la Fig. 3-11 se conecta a la entrada de un segundo INVERSOR. Determine el nivel del segundo INVERSOR en cada nivel de la entrada A.La salida de la compuerta AND de la Fig. 3-7 se conecta a la entrada de un INVERSOR. Elabore la T de V que muestre la salida del INVERSOR, y, para cada una de las combinaciones de las entradas A y B.

Fig. 3-11

Fig. 3-7

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-6 DESCRIPCIN ALGEBRAICA DE CIRCUITOS LOGICOSCualquier circuito lgico, sin importar que tan complejo sea, puede describirse completamente mediante las operaciones que se definieron anteriormente, ya que los circuitos de las compuertas OR, AND, y NOT son los elementos bsicos de los sistemas digitales.Por ej., (Fig. 3-12) este circuito tiene tres entradas A, B y C y una sola salida, x. Al utilizar la expresin booleana para cada compuerta, podemos determinar con facilidad la expresin para la salida.

Fig. 3-12 Circuito Lgico con su expresin booleana.La expresin de salida se da al analizar cada una de las compuertas.En ocasiones, puede existir confusin con respecto de cul operacin se efecta primero.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEn ocasiones, puede existir confusin con respecto de cul operacin se efecta primero. La expresin AB+C se puede interpretar de dos formas distintas:AB se opera con OR con C, o bien A se opera con AND con el trmino B+C. Para evitar esta confusin, se entender que si una expresin contiene las operaciones AND y OR, las operaciones AND se efecta primero, a menos que haya parmetros en la expresin, en cuyo caso, la operacin dentro del parntesis se realizar primero. Esta es la misma regla que se emplea en el lgebra ordinaria para determinar el orden de las operaciones.Para ejemplificar mas, vea el sig. Ej. Fig. 3-13.

Fig. 3-13 Circuito lgico cuya expresin requiere parntesis.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

(a)Circuitos que contienen INVERSOR. Siempre que un INVERSOR se encuentre presente en un diagrama de circuitos lgicos, su expresin de salida es simplemente igual a la expresin de entrada con una barra sobre ella (Ver Fig. 3-14. Analizar los circuitos.(b)Fig. 3-14 Circuito que utilizan INVERSORESLa Fig. 3-15 muestra dos ejemplos ms que deben de estudiarse con detenimiento. Note especialmente el uso de los parntesis.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

(a)

Fig. 3-15 Ms ejemplos

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOEn la Fig. 3-15(a) cambie cada compuerta AND por una compuerta OR y cambie la compuerta OR por una AND. Luego escriba la expresin para la salida x.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-7 EVALUACION DE LAS SALIDAS DE LOS CIRCUITOS LGICOSUna vez que se obtiene la expresin booleana para la salida de un circuito, el nivel lgico de la salida se puede determinar para cualquier valor de las entradas del circuito. Por ej. suponga que deseamos conocer el nivel lgico de la salida x para el circuito de la Fig. 3-15(a) en el caso donde A = 0, B = 1, C = 1 y D = 1. Como sucede en el lgebra ordinaria, el valor de x se puede determinar sustituyendo los valores de las variables en la expresin y efectuando las operaciones que se indican de la siguiente manera:

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosTambin como ejemplo evaluemos la salida del circuito de la Fig. 3-15(b) para A = 0, B = 0, C = 1, D = 1, y E = 1.

Como procedimiento se sugiere utilizar los siguientes lineamientos:Primero, realice todas las inversiones de trminos simples; es decir 0 bien .Luego efecta todas las operaciones dentro de los parntesis.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEfecte una operacin AND antes de una OR a menos que los parntesis indiquen lo contrario.Si una expresin tiene una barra sobre ella, efecte las operaciones de la expresin primero y luego invierta el resultado.Para practicar, determine la salida de los dos circuitos de la Fig. 3-15 en el caso de que todas las entradas sean 1. Las expresiones son x = 0 y x = 1, respectivamente.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosDeterminacin del nivel de salida a partir de un diagrama . Tambin se puede determinar en forma directa el nivel lgico de salida para los niveles de entrada dados, a partir de un diagrama de circuito, sin usar la expresin booleana.Para ilustra esto, analice el circuito de la Fig. 3-15(a), que se vuelve a presentar en la Fig. 3-16 con los niveles de entrada A = 0, B = 1, C = 1 y D = 1.

Fig. 3-16 Determinacin del nivel de salida del diagrama del circuito.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-6Determine la salida del circuito de la Fig. 3-16 para el caso en que todas las entradas estn en BAJO.

Fig. 3-16 Para el ejercicio 3-6

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOUtilice la expresin para x a fin de determinar la salida del circuito 1 dadas las condiciones A = 0, B = 1, C = 1 y D = 0.Use la expresin para x a fin de determinar la salida del circuito 2 para las condiciones A = B = E = 1, C = D =0.Determine las respuestas de las preguntas 1 y 2 obteniendo los niveles lgicos presentes en cada entrada y salida de la compuerta, como se hizo en la Fig. 3-16.

Circuito1

Circuito 2

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-8 IMPLANTACION DE CIRCUITOS A PARTIR DE EXPRESIONES BOOLEANASSi la operacin de un circuito se define por medio de una expresin booloeana, se puede implantar directamente un diagrama de circuito lgico a partir de esa expresin. Por ejemplo, se requiere un circuito que se defina por x = A.B.C, inmediatamente se sabe que se requiere una compuerta AND de tres entradas.Si necesitamos un circuito que se defina como x = A + B se empleara una compuerta OR de dos entradas con un INVERSOR en una de sus entradas. El mismo razonamiento que se aplica en estos casos aislados se puede aplicar tambin a circuitos ms complejos.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-8 IMPLANTACION DE CIRCUITOS A PARTIR DE EXPRESIONES BOOLEANAS (Cont)Suponga que deseamos construir un circuito cuya salida es y = AC + BC + ABC.

Fig. 3-17 Construccin de un circuito lgico a partir de una expresin booleana

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-7Dibuje el diagrama del circuito que implementa la sig. expresin:

Fig. 3-18 Ejemplo 3-7

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASODibuje el diagrama del circuito que implementa la siguiente expresin empleando compuertas con mas de tres entradas

Dibuje el diagrama del circuito para la expresin:

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-9 COMPUERTAS NOR Y NANDEl Smbolo de la compuerta NOR se muestra en la Fig. 3-19(a) de dos entradas. Es igual que el smbolo de la compuerta OR excepto que tiene un crculo pequeo en la salida, que representa la operacin de inversin. Los circuitos de la Fig. 3-19(a) y (b) son equivalentes y la expresin de salida para la compuerta NOR es:

La tabla se muestra en la Fig. 3-19(c), la cul indica que la salida de la compuerta NOR es el inversor de la OR en todas las posibles condiciones de entrada.

(a)(b)ABA+BA+B0001011010101110(OR)(NOR)(c)Fig. 3-19 (a) Smbolo NOR; (b) circuito equivalente; (c) tabla de verdad

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-8Determine la forma de onda en la salida de una compuerta NOR para las ondas de entrada que se muestra en la Fig. 3-20.

ABx001101Fig. 3-20 Ejemplo 3-8

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-9Determine la expresin booleana para una compuerta NOR de tres entradas seguida de un INVERSOR.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosCompuerta NAND. En la Fig. 3-22(a) se muestra el smbolo de una compuerta NAND de dos entradas. Opera igual que la AND seguida de un INVERSOR, de manera que los circuitos de la Fig. 3-22(a) y (b) son equivalentes y la expresin de salida de la NAND es:

La T de V de la Fig. 3-22(c) muestra que la salida de la compuerta es la inversa exacta de la compuerta AND en todas las posibles condiciones de entrada. La salida AND se vuelve ALTA slo cuando todas las entradas son ALTAS, en tanto que la salida de la NAND se vuelve BAJA slo cuando todas las entradas son ALTAS. Esta misma caracterstica se aplica en las compuertas NAND que tienen ms de dos entradas.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

ABABAB0001010110011110(AND)(NAND)(c)Fig. 3-22 (a) Smbolo NAND; (b) circuito equivalente; (c) T de V.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-10Determine la forma de onda de salida de una compuerta NAND que tiene las entradas que se muestran en la Fig. 3-23.

ABx001101Fig. 3-23. Ejemplo 3-10

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-11Implante el circuito lgico que tiene de la siguiente expresin utilizando nicamente NOR y NAND.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-12Determine el valor de salida de la Fig. 3-24 desarrollada del ejemplo 3-11 para A = B = C = 1 y D = 0.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOCul es el nico conjunto de condiciones de entrada que producir una salida ALTA a partir de una compuerta NOR de tres entradas?Determine el nivel de salida de la Fig. 3-24 para A = B = 1, C = D = 0.Cambie la compuerta NOR de la Fig. 3-24 por una compuerta NAND y la compuerta NAND por una NOR. Cul es la nueva expresin para x?

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-10 TEOREMAS DE BOOLELos teoremas de Boole sirven para simplificar las expresiones y los circuitos lgicos. El primer grupo de teoremas se presenta en la Fig. 3-25. En cada teorema, x es una variable lgica que puede ser un 0 o un 1. Cada teorema se presenta con un diagrama que demuestra su validez.

(1)

(2)

(3)

(4)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

(5)

(6)

(7)

(8)Fig. 3-25 Teoremas con una sola variable

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosTeoremas con mltiples variables. Los teoremas que se presentan a continuacin implican ms de una variable:

(9)(10)(11)(12)(13a)(13b)(14)(15)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosLos teoremas (9) y (10) se denominan leyes conmutativas. Estas leyes indican que no importa el orden en que operamos dos variables con OR y AND, el resultado es el mismo.Los teoremas (11) y (12) son las leyes asociativas, las cuales afirman que podemos agrupar las variables en una expresin AND o en una OR en la forma que se desee.El teorema (13) es la ley distributiva, la cul afirma que una expresin puede desarrollarse multiplicando trmino a trmino, como en el Algebra Ordinaria. Este teorema indica asimismo que podemos factorizar una expresin. Es decir, si tenemos una suma de dos (o ms) trminos, y cada uno contiene una variable comn, ste se puede factorizar como en el algebra ordinaria.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEj. Considere la expresin:

Podemos factorizar la variable B

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosCaso 2. Para x = 0, y y = 1

Caso 3. Para x = 1, y y = 0

Caso 4. Para x = 1, y y = 1

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEl teorema (14) tambin se puede demostrar factorizando y usando los teoremas (6) y (2) como sigue:

Todos estos teoremas sirven para simplificar una expresin lgica.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-13Simplifique la siguiente expresin:

EJEMPLO 3-14Simplifique la siguiente expresin:

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-15Simplifique la siguiente expresin:

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOUse los teoremas (13) y (14) para simplificar

Use los teoremas (13) y (8) para simplificar

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-11 TEOREMAS DE DEMORGANDos teoremas muy importantes del lgebra booleana son:

(16)(17)El teorema (16) afirma que invertir la suma OR de dos variables es lo mismo que invertir cada variable por separado y luego operarlas con AND.El teorema (17) expresa que invertir el producto AND de dos variables es lo mismo que invertir cada variable por separado y luego operarlas con OR.Estos teoremas son aplicables en situaciones donde x y/o y son expresiones que contienen ms de una variable.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo: Aplicar los teoremas de DeMorgan a la siguiente expresin:

Note que podemos reemplazar B por B y as finalmente tenemos Note que tratamos AB como x y a C como y. El resultado se puede simplificar todava ms ya que tenemos un producto AB que se invierte. Al utilizar el teorema (17) la expresin se transforma en

Este resultado final contiene nicamente signos INVERSORES que invierten una sola variable.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-16Simplifique la siguiente expresin a una que slo tenga variables invertidas:

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosDos ejemplos ms

1. 2.

Los teoremas de DeMorgan se aplican fcilmente a ms de dos variables. Por ejemplo, se puede demostrar que

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosImplicaciones de los teoremas de DeMorgan. Examinemos los teoremas (16) y (17) desde el punto de los circuitos lgicos. Primero consideramos el teorema (16)

El lado izquierdo de la ecuacin se puede considerar como la salida de una compuerta NOR cuyas entradas son x y y. El lado derecho de la ecuacin, por otro lado, es el resultado de invertir primero x y y y luego pasarlas a travs de una compuerta AND. Estas dos representaciones son equivalente y se ilustran en la Fig. 3-26(a). Lo que esto significa es que una compuerta AND con INVERSORES en cada entrada es equivalente a una compuerta NOR. De hecho, ambas representaciones se usan para simbolizar la funcin NOR, por lo general se representa como en la Fig. 3-26(b), donde los crculos pequeos en las entradas denotan la operacin de inversin.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

(a)(b)Fig. 3-26 (a) Circuitos equivalentes implicados por el teorema (16); (b) smbolo alternativo para la funcin NOR.xy

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosAnalizar el teorema (17)

xyEl lado izq. de la Ec. se puede implementar con una compuerta AND con entradas x y y. El lado derecho se puede realizar invirtiendo primero las entradas x y y y luego colocndolas a travs de la compuerta OR. Estas dos representaciones equivalentes se muestran en la Fig. 3-27(a).Fig. 3-27 (a) Circuitos equivalentes implicados por el teorema (17); (b) smbolo alternativo para la funcin NAND.(a)(b)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosLa compuerta OR con inversores en cada entrada es equivalente a la compuerta NAND. Cuando se utiliza la compuerta OR con entradas negadas para representar la funcin NAND, por lo general se representa como se muestra en la Fig. 3-27(b), donde los crculos vuelven a representar una inversin.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEJEMPLO 3-17Determine la expresin de salida para el circuito mostrado en la Fig. 3-28 y simplifquela usando los teoremas de DeMorgan.

ABC

Fig. 3-28 Ejemplo 3-17

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPREGUNTAS DE REPASOUse los teoremas de DeMorgan para convertir la expresin siguiente que tenga solamente inversiones de variable sencilla.

Repita la pregunta 1 para la siguiente expresin.

Realice un circuito que tenga la siguiente expresin de salida usando solamente una compuerta NOR y un INVERSOR.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos3-12 UNIVERSALIDAD DE LAS COMPUERTAS NAND Y NORTodas las expresiones booleanas constan de algunas combinaciones de las operaciones bsicas OR, AND, y NOT. As que cualquier expresin puede implementarse con compuertas OR y AND y los INVERSORES. Sin embargo, tambin es posible hacerlo nicamente con compuertas NAND. Esto se debe a que dichas compuertas en combinaciones adecuadas realizan las tres operaciones booleanas, OR, AND y NOT como se ve en la Fig. 3-29.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

Fig. 3-29 Las compuertas NAND se pueden utilizar para poner en prctica cualquier funcin booleana

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosMETODO DEL MAPA DE KARNAUGH El mapa K es un mtodo grfico para simplificar una ecuacin lgica para convertir una T de V a su circuito lgico correspondiente en un proceso simple y ordenado.El mapa K se puede utilizar para resolver problemas con cualquier nmero de variables de entrada, aunque su utilidad prctica se limitar a 6 variables.Para nuestro caso el anlisis se limitar a problemas de hasta cuatro variables de entrada, ya que los problemas con cinco y seis entradas son demasiado complicados y se resuelven mejor con un programa de computadora.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosFormato del mapa de Karnaugh. El mapa K, es igual que una T de V, es un medio para demostrar la relacin entre las entradas lgicas y la salida que se busca. La Fig. 4-11 da tres ejemplos de mapa K para dos, tres y cuatro variables, junto con las tablas de verdad correspondientes. Estos ejemplos ilustran varios puntos importantes:La T de V da el valor de la salida X para cada combinacin de valores de entrada. El mapa K proporciona la misma informacin en un formato diferente. Cada caso en la T de V corresponde a un cuadrado en el mapa. Por ejemplo, en la Fig. 4-11(a), la condicin A = 0, B = 0 en la T de V corresponde al cuadrado AB en el mapa K. ABX0010101001111001

4-11 (a)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosABCX00010011010101101000101011011110111010004-11 (b)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosABCDX00000000110010000110010000101101100011101000010010101001011011000110111110011111

0100010001100000

Fig. 4-11 Mapa K y T de V para (a) dos, (b) tres y (c) cuatro variables

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosYa que la T de V muestra X = 1 para este caso, se coloca un 1 en el cuadrado AB en el mapa K. en forma similar, la condicin A = 1, B = 1 en la T de V corresponde al cuadrado AB del mapa K, ya que X=1 para este caso, se coloca un 1 en el cuadro AB. Los dems cuadrados se llenan con ceros. Esta misma idea se utiliza en los mapas de tres y cuatro variables que se muestran en la Figura.2. Los cuadrados del mapa K se marcan de modo que los cuadrados horizontalmente adyacentes slo difieran en una variable. Por ejemplo, el cuadrado superior de la izquierda del mapa de cuatro variables ABCD, en tanto que el cuadrado que se encuentra a la derecha en ABCD (solo la variable D es diferente). De la misma manera, los cuadrados verticalmente adyacentes difieren en una sola variable. Por ejemplo, el cuadrado superior izquierdo es ABCD en tanto que el que se encuentra a la derecha es ABCD (solo la variable A es diferente).

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosNote que cada cuadrado del rengln superior se considera adyacente al correspondiente cuadrado del rengln inferior. Por ej., el cuadrado ABCD del rengln superior es adyacente al cuadrado ABCD del rengln inferior porque slo difieren en la variable A. Haga de cuenta que la parte superior del mapa se dobla hasta tocar la parte inferior. Asimismo, los cuadrados del extremo izquierdo de la columna son adyacentes a los del extremo derecho de la columna. A fin de que los cuadrados que son adyacentes tanto vertical como horizontalmente difieran en una sola variable, el marcado de arriba hacia abajo debe hacerse en el orden indicado, -- AB, AB, AB, AB. Lo anterior tambin es vlido para el marcado de izquierda a derecha.Una vez que el mapa K se ha llenado con ceros y unos, la expresin de suma de productos para la salida X se puede obtener operando con OR aquellos que contienen un 1. En el mapa con tres variables de la Fig. 4-11(b), los cuadrados ABC, ABC. ABC y ABC contienen un 1, de modo que X = ABC+ABC+ABC+ABC.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosAgrupamiento. La expresin de salida X se puede simplificar adecuadamente combinando los cuadros en el mapa K que contengan 1. El proceso para combinar estos unos se denomina agrupamiento. Agrupamiento de grupos de dos (pares). La Fig. 4-12(a) es el mapa K de una T de V con tres variables. Este mapa contiene un par de unos que son verticalmente adyacentes entre s; el primero representa ABC y, el segundo ABC. Note que en estos dos trminos slo la variable A aparece en forma normal y complementada (B y C permanecen sin cambio). Estos dos trminos se pueden agrupar (combinar) para dar un resultante que elimina la variable A, ya que sta aparece en forma normal y complementada. Esto se demuestra fcilmente como sigue:

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos0010100000110000(a)(b)10000010(b)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos0011000000001001

Fig. 4-12 Ejemplos de repeticin de pares de unos adyacentes.En la fig. 4-12(d) muestra un mapa K que tiene dos pares de unos que se pueden agrupar. Los dos unos en el rengln superior son horizontalmente adyacentes. Los dos unos en el rengln inferior son, asimismo, adyacentes puesto que en un mapa K los cuadrados de las columnas de los extremos izquierdo y derecho se consideran adyacentes. Cuando se agrupa el par superior de unos, la variable D se elimina (ya que aparece como D y D) para dar el trmino ABC.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEl agrupamiento del par inferior elimina la variable C para dar el trmino ABD. Estos dos trminos se operan con OR a fin de obtener el resultado final para X. Para resumir lo anterior:

El agrupamiento de un par de unos adyacentes en un mapa K elimina la variable que aparece en forma complementada y no complementada.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos01010101(a)Agrupamiento de grupos de cuatro (cudruples). Un mapa K puede contener un grupo de cuatro unos que sean adyacentes entre si. Este grupo se denomina cudruple. X = C0000000011110000

(b)X = AB

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos0000011001100000

X = BD(c)0000000010011001

(d)1001000000001001

(e)El agrupamiento cudruple de unos elimina las variables que aparecen en forma complementada y no complementada.

Fig. 4-13 Ejemplos de repeticin de grupos de cuatro unos (cudruples)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosAgrupamiento de grupos en ocho (octetos). Un grupo de ocho unos que son adyacentes entre s se denomina octeto. Ver siguientes ejs.0000111111110000

X = B(a)1100110011001100

(b)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos1111000000001111

(c)1001100110011001

(d)Fig. 4-14 Ejemplos de repeticin de grupos de ocho unos (octetos)El agrupamiento de un octeto de unos elimina las tres variables que aparecen en forma complementada y no complementada.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-10La Fig. 4-15(a) muestra el mapa K para un problema con cuatro variables. Se supondr que el mapa se obtuvo de la T de V del problema (paso 1). Los cuadrados estn numerados por conveniencia, para identificar cada agrupamiento.Paso 2. El cuadrado 4 es el nico que contiene un 1 que no es adyacente a ningn otro 1. Se repite y se menciona como agrupamiento 4.Paso 3. El cuadrado 15 es adyacente slo al cuadrado 11. Este par se repite y se menciona cmo agrupamiento 11, 15.Paso 4. No hay octetosPaso 5. Los cuadrados 6, 7, 10, y 11 forman un cudruple. Este cudruple se repite (ciclo 6, 7, 10, 11). Note que el cuadrado 11 se vuelve a utilizar aunque era parte del agrupamiento 11, 15.Paso 6. Todos los unos ya se han repetido.Paso 7. Cada agrupamiento genera un trmino en la expresin para X. El agrupamiento 4 es simplemente ABCD. El agrupamiento 11, 15 es ACD (se elimina la variable B). El agrupamiento 6, 7, 10, 11 es BD (A y C se eliminan)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos0001011001100010

0010111111000000

0100011111100010

Fig. 4-15 Ejemplos 4-10 a 4-12(b)(c)1512345678910111213141516

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-11Considere el mapa K de la Fig. 4-15(b). Una vez ms podemos suponer que el paso 1 ya ha sido ejecutado.Paso 2. No hay unos aisladosPaso 3. El 1 en el cuadro 3 es adyacente solamente a1 1 del cuadrado 7. La repeticin de este par (ciclo 3, 7) produce el trmino ACD.Paso 4. No hay octetos.Paso 5. Hay dos cudruples. Los cuadrados 5, 6, 7, y 8 forman un cudruple. La repeticin de este cudruple produce el trmino AB. El segundo cudruple est formado por los cuadros 5, 6, 9 y 10. Este cudruple se repite debido a que contiene dos cuadrados que no han sido repetidos con anterioridad. La repeticin de este cudruple produce BC.Paso 6. Todos los unos ya se ha repetidoPaso 7. Los trminos generados por los tres agrupamiento se operan con OR para obtener la expresin para X.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-12Considere el mapa K de la Fig. 4-15(c). Paso 2. No hay unos aisladosPaso 3. El 1 en el cuadro 2 es adyacente solamente a1 1 del cuadrado 6. Este par se repite para producir ACD. En forma similar, el cuadrado 9 es adyacente slo al cuadrado 10. La repeticin de este par produce ABC. De igual manera, el agrupamiento 7, 8 y el 11, 15 producen los trminos ABC y ACD, respectivamente.Paso 4. No hay octetos.Paso 5. Hay un cudruple formado por los cuadrados 6, 7,10 y 11. Sin embargo, este cudruple no se repite, ya que todos los unos del cudruple se han incluido en otros agrupamientos.Paso 6. Todos los unos ya se ha repetidoPaso 7. La expresin para X se muestra en la figura.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-13Considere el mapa K de la Fig. 4-16(a). Paso 2. No hay unos aisladosPaso 3. No hay unos que sean adyacentes a slo otro 1.Paso 4. No hay octetos.Paso 5. No hay cudruples.Paso 6. y 7. Hay muchos pares posibles. El agrupamiento debe usar el nmero mnimo de ciclos para contar todos los unos. Para este mapa hay dos posibles agrupamientos que requieren slo de cuatro pares agrupados. La Fig. 4-16(a) muestra una solucin y su expresin resultante. La Fig. 4-16(b) muestra la otra. Note que ambas expresiones son de la misma complejidad, as que ninguna es mejor que la otra.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos0100011100011101

(a)

0100011100011101

(B)

Fig. 4-16 El mismo mapa K con dos soluciones igualmente correctas.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-14Utilice el mapa K para simplificar la expresin

SolucinEn este problema no hay T de V con que debe llenarse el mapa K. En su lugar, debemos llenar el mapa K tomando cada trmino del problema en la expresin y colocando unos en los cuadrados correspondientes.El primer trmino, ABC, nos indica ingresar un 1 en el cuadrado ABC del mapa (Fig. 4-17). El segundo trmino, BC, nos indica ingresar un 1 en cada cuadrado que contenga el trmino BC en su rtulo. Estos seran los cuadrados ABC y ABC de la Fig. 4-17. De igual manera, el trmino AB nos indica colocar un 1 en los cuadrados ABC y ABC. Todos los dems cuadrados se llenarn con ceros.Ahora el mapa K puede agruparse para su simplificacin. El resultado es y = A+BC, como se muestra en la Figura.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos11110001

Fig. 4-17 Ejemplo 4-14

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosCondiciones no importa. Algunos circuitos lgicos puede disearse de manera que haya ciertas condiciones de entrada para las que no se especifican niveles de salida, generalmente porque estas condiciones de entrada nunca ocurrirn. En otras palabras, habr combinaciones de niveles de entrada donde no importa si la entrada es ALTA o BAJA. Esto se ilustra en la T de V de la Fig. 4-18(a). Aqu la salida z no se especifica como 0 o 1 para las condiciones A, B, C = 1, 0, 0 y A, B, C = 0, 1, 1. En su lugar, se muestra una x para estas condiciones. La x representa la condicin no importa. Una condicin no importa puede ocurrir por varias razones, siendo las ms comn que en algunas situaciones ciertas combinaciones de entrada nunca puede presentarse y, por tanto, no es necesario especificar la salida en estas condiciones.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos00001111ABCz000000100100011x100x101111011111No importa000x11x1

Fig. 4-18. Las condiciones no importa deben cambiarse por 0 o 1 para producir la repeticin del mapa K que d la expresin ms simple.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosUn diseador de circuitos tiene la libertad de hacer la salida para cualquier condicin no importa igual a 0 o a 1. a fin de producir la expresin de salida ms simple. Por ej., el mapa K para esta T de V se muestra en la Fig. 4-18(b), con una x colocada en los cuadrados ABC y ABC. Sera adecuado que aqu el diseador cambie la x del cuadrado ABC por un 1 y la del cuadrado ABC por un 0, ya que esto producira un cudruple que se puede repetir para producir z = A, como se muestra la Fig. 4-18(c).

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-15Disear un circuito lgico que controle una puerta de un elevador en un edificio de tres pisos. El circuito de la Fig. 4-19(a) tiene cuatro entradas. M es una seal lgica que indica cuando el elevador est en movimiento (M = 1) o parado (M = 0). F1, F2 y F3 son seales de indicacin del piso que normalmente son BAJA y pasan a ALTA slo cuando el elevador est posicionado en el nivel de un piso en particular. Por ej., cuando el elevador est alineado con el segundo piso en particular. Por ej., cuando el elevador est alineado con el segundo piso, F2 = 1 y F1 = F3 = 0. La salida del circuito es la seal ABIERTA que normalmente es BAJA, y pasa a ALTA cuando la puerta del elevador se abre.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosMF1F2F3ABIERTO0000000011001010011X010010101X0110X0111X1000010010101001011X110001101X1110X1111X01X11XXX0XXX00X00111111100000000(c)Circuito del elevadorM F1 F2 F3ABIERTA(a)(b)(d)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPodemos llenar la T de V para la salida ABIERTA (Fig. 4-19(b)) como sigue:Debido a que el elevador no se puede alinear con ms de un piso a la vez, entonces slo una de las entradas del piso puede ser ALTA en determinado momento. Esto significa que todos los casos en la T de V donde mas de una entrada es un 1 son condiciones no importa. Podemos colocar una x en la columna de salida ABIERTA para esos ocho casos donde ms de una entrada F es 1.Si examinamos los otros ocho casos, cuando M = 1 el elevador est en movimiento, entonces ABIERTA debe ser un 0 debido a que no se quiere que la puerta del elevador se abra. Cuando M = 0 (elevador parado) queremos ABIERTA = 1, siempre y cuando una de las entradas del piso sea 1. Cuando M = 0 y todas las entradas del piso son 0, el elevador est parado pero no bien alineado con ningn piso, por ende se quiere ABIERTA = 0 para mantener la puerta cerrada.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosPreguntas de repasoUse el mapa K para obtener la expresin del circuito de abajo.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos4-6 CIRCUITOS OR Y NOR EXCLUSIVOSDos circuitos lgicos especiales se presentan con frecuencia en los sistemas digitales son los circuitos OR y NOR exclusivo.

OR ExclusivoConsidere el circuito lgico de la Fig. 4-20 (a). La expresin de salida de este circuito esABX000011101110

(a)

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosLa T de V respectiva muestra que x = 1 para dos casos A = 0, B = 1 (el trmino AB y A = 1, B = 0 (el trmino AB). En otras palabras:Este circuito produce una salida ALTA siempre que ambas entradas estn en niveles opuestos.Este es el OR exclusivo el cual se abreviar como XOR. El circuito XOR se le ha dado un smbolo propio que se muestra en la Fig. 4-20(b). Se supone que este smbolo rene toda la lgica contenida en el circuito XOR, y por lo tanto tiene la misma expresin lgica y T de V. Comnmente a este circuito XOR se le denomina compuerta XOR. El smbolo IEEE/ANSI para la XOR se muestra en la Fig. 4-20(c). La notacin de dependencia (=1) dentro del bloque indica que la salida ser activa slo cuando una sola entrada sea ALTA.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

Smbolos de las compuertas XOR(b)(c)Fig. 4-20 (a) Circuito OR exclusivo y T de V; (b) smbolo tradicional de la compuerta XOR; (c) Smbolo IEEE/ANSI para la compuerta XOR.Una XOR tiene dos entradas; no hay de tres o cuatro entradas. Las dos entradas se combinan de modo que x = AB+AB. Resumen1. Solo tiene dos entradas y su salida es

2. Su salida es ALTA slo cuando las dos entradas estn en niveles diferentes

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosSe dispone de varios CIs que contienen compuertas XOR. Los que se listan a continuacin son chips XOR cudruples que contienen compuertas XOR.74LS86 XOR cudruple (familia TTL)74C86XOR Cudruple (familia CMOS)74HC86XOR Cudruple (CMOS de alta velocidad).

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosNOR EXCLUSIVO (XNOR)Es completamente lo contrario de la XOR (Ver Fig. 4-21(a)). La salida para la XNOR es:

Lo que indica, junto con la T de V, que x ser 1 para dos casos: A = B = 1 (el trmino AB) y A = B = 0 (el trmino AB). En otras palabras:El circuito XNOR produce una salida ALTA siempre que las dos entradas estn el mismo nivel.

(a)

ABX001010100111

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

Smbolos de las compuertas XNOR(b)(c)Fig. 4-20 (a) Circuito XNOR exclusivo; (b) smbolo tradicional para la compuerta XNOR; (c) smbolo IEEE/ANSI

Se dispone de varios CIs que contienen compuertas XNOR. Los que se listan a continuacin son chips XNOR cudruples que contienen compuertas XNOR.74LS266 XNOR cudruple (familia TTL)74C266XNOR cudruple (familia CMOS)74HC266XNOR cudruple (CMOS de alta velocidad).

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-16Determine la forma de onda de salida para las formas de onda de entrada que se representan en la Fig. 4-22.

xt0t1t2t3ABFig. 4-22. Ejemplo 4-16

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosSolucinLa forma de onda de salida se obtiene partiendo del hecho de que la salida XOR pasar a ALTA slo cuando sus entradas estn en niveles diferentes. La forma de onda de salida que resulta revela varios puntos interesantes:La forma de onda x se ajusta a la forma de onda de la entrada A durante los intervalos cuando B = 0. Esto ocurre durante los rangos t0 a t1 y t2 a t3.La forma de onda x es el inverso de la forma de onda de la entrada A durante los intervalos cuando B = 1. Esto ocurre durante el intervalo t1 a t2.Estas observaciones muestran que una compuerta XOR se puede usar como un INVERSOR controlado, es decir, una de sus entradas se puede usar para controlar si la seal en la otra entrada ser o no invertida. Esta propiedad ser til en ciertas aplicaciones.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosEjemplo 4-17x0x1 representa un nmero binario de dos dgitos que puede tener cualquier valor (00, 01, 10 o 11); por ejemplo, cuando x1 = 1 y x0 = 0, el nmero binario es 10, etc. De manera similar, y0y1 representa otro nmero binario de dos dgitos. Disee un circuito lgico, usando las entradas x1, x0, y0 y y1, cuya salida ser ALTA slo cuando los dos nmeros binarios x0x1 y y0y1 sean iguales.SolucinEl primer paso es construir una T de V para las 16 condiciones de entrada (tabla 4-4). La salida de z debe ser ALTA siempre que los valores de x0x1 sean iguales a los valores de y0y1 es decir, siempre que x1 = y1 y x0 = y0. En la tabla se muestra que hay cuatro casos de este tipo. Ahora podramos continuar con el procedimiento normal, el cul sera obtener una expresin de suma de productos para z; pruebe simplificarla y luego aplique el resultado.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicosx1x0y1y0Z(salida)00001000100010000110010000101101100011101000010010101011011011000110101110011111Tabla 4-4

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos LgicosSin embargo la naturaleza de este problema la hace idealmente adecuada para su aplicacin mediante el uso de compuertas XNOR; un poco de anlisis producir una solucin simple con un mnimo de trabajo. Si consulta la Fig. 4-23 ver que en este diagrama lgico x1 y y1 se alimentan a una compuerta XNOR y x0 y y0 a otra compuerta XNOR. La salida de cada XNOR ser ALTA slo cuando sus entradas sean iguales. As, x0 = y0 y x1 = y1 ambas salidas XNOR sern ALTAS. Esta es la condicin que se est buscando, porque significa que los dos nmeros de dos bits son iguales. La salida de la compuerta AND ser ALTA slo para este caso, y por ende producir la salida deseada.

Fig. 4-23 Circuito para la deteccin de igualdad de dos nmeros binarios de dos bits.

UNIVERSIDAD TECNOLOGICA DE HERMOSILLOTSU-MecatrnicaSistemas DigitalesNFundamentos de Circuitos Lgicos

Welcome message from author
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.